共搜索到94篇文章
按相关度排序
按时间排序
| 2012-04-27 | KLA-Tencor宣布推出新的CIRCL集成系统 近日，KLA-Tencor公司为前沿芯片制造商推出一套新的高产能缺陷检测/复查/量测系统—— CIRCL集成系统。这套新的集成系统专为光刻作业、出货质量控制 (OQC) 及其他制程模块而设计，不仅能检测晶圆的正面、背面及边缘缺陷，同时还能测量晶圆边缘轮廓、边胶同心性和初步的叠层对准误差。 |
| 2012-04-11 | 迈向8nm节点荆棘遍布 电子束光刻法获突破 迈向8nm节点荆棘遍布 电子束光刻法获突破 |
| 2012-03-23 | 全新陶氏光产品组合问市，为市场注入先进LED材料 陶氏化学旗下业务部门陶氏电子材料日前推出由陶氏材料产品组合研发的综合光产品组合，此举扩展了该公司在发光二极管(LED)材料市场中的专业材料技术。 |
| 2012-02-16 | EUV与18英寸晶圆工艺皆延迟，业界焦急与无奈 数十年来，光刻一直是关键的芯片生产技术，今天它仍然很重要。不过，EUV技术的一再延迟已经让整个业界麻木了，摆脱光刻技术的沮丧看来遥遥无期。今天的193nm浸没式光刻技术仍然远远领先，业界一度认为193nm浸没式光刻会在32nm遭遇极限，现在看来该技术可扩展到1x纳米节点。不过，要获得这些刻蚀图案，芯片制造商必须采取更昂贵的双重曝光工艺。 |
| 2012-02-16 | CEA-Leti已为14纳米工艺准备好无掩膜电子束光刻 CEA-Leti已为14纳米工艺准备好无掩膜电子束光刻 |
| 2012-01-31 | EUV技术差距甚远 芯片厂商陷入两难 长久以来看好可作为芯片制造业的下一大步── 超紫外光(EUV)光刻技术事实上还未能准备好成为主流技术。这意味着急于利用EUV制造技术的全球芯片制造商们正面临着一个可怕的前景…… |
| 2011-11-07 | 28nm工艺良率受光刻制程制约 28nm工艺良率受光刻制程制约 |
| 2011-10-28 | 22nm以下半导体光刻工艺最大挑战将来自成本 22nm以下半导体光刻工艺最大挑战将来自成本 |
| 2011-07-12 | MIT实现9纳米工艺电子束光刻技术 麻省理工学院 (MIT)的研究人员表示，已经开发出一种技术，可望提升在芯片上写入图案的高速电子束光刻解析度，甚至可达9nm，远小于原先所预期的尺寸。 |
| 2011-05-05 | 光刻技术：制程愈小竞争愈烈 在年度LithoVision活动上，尼康公司透露了其光刻技术发展路线图，展出了其S621D独立型193nm沉浸式工具、以及一款独立光源和一种用于极紫外线（EUV）光刻的技术。 |
| 2011-05-11 | Cadence DFM技术为TSMC 40纳米及以下工艺解决尖端设计生产问题 电子设计创新领先企业Cadence设计系统公司，日前宣布与TSMC展开合作，以服务的方式为他们的客户提供DFM专业技术。让设计团队在侦测光刻或CMP热点时有效地得到帮助，从而在出流片前修正这些问题。 |
| 2011-04-28 | EUV光源厂商散伙，EUV未来充满变数 日本EUV光源厂商Komatsu和Ushio稍早前宣布，已终止有关光源合资企业Gigaphoton的合作协议。此举会为EUV的未来投下何种变数仍有待观察。 |
| 2011-03-23 | Calibre方案助力上海华力65/45nm工艺研发生产 明导国际日前宣布，由中国政府、上海联创投资管理有限公司、上海华虹（集团）有限公司、上海宏力半导体制造有限公司以及上海华虹NEC电子有限公司等合资成立的晶圆代工企业上海华力微电子有限公司采用了Calibre RET和OPC计算光刻平台，以支持其65、55和45nm工艺的开发和生产。 |
| 2011-03-21 | 光刻世界的期待与沮丧 光刻世界的期待与沮丧 |
| 2010-11-15 | 半导体技术出乎意料的五个事件 本周举行的ARM技术大会上，IBM半导体研究与发展中心副总裁Gary Patton做了一场内容丰富、信息量很大的主题演讲。演讲题为“20纳米及未来的半导体技术创新”。Patton谈到了光刻、材料和未来设备的现状。 |
| 2010-08-10 | 美名校院长谈：工程技术与人才培养 斯坦福大学工学院院长James Plummer是一位在半导体技术方面备受尊敬的研究员，目前还是Intel公司董事会成员。在担任院长期间，Plummer主动联合包括Exxon Mobile和General Electric在内的许多公司制定了一个为期十年、金额高达2.25亿美元的可替代能源研究计划。最近EE Times采访了斯坦福工学院的院长James Plummer先生，就CMOS、工程、教育和全球化等方面的问题展开了广泛的讨论。 |
| 2010-06-08 | IMFT 25nm MLC NAND：突破工艺技术缩放瓶颈 IMFT公司强大的工艺技术与制造能力随着25nm 8GB(64Gb)、2位/单元MLC(多层单元)NAND闪存的推出得到了再次验证。虽然大多数专家推测NAND技术已经到了发展极限，但IMFT仍在继续NAND工艺技术缩放之旅，并且或将在18nm节点实现另一个突破。在工艺技术缩放前沿，IMFT遵循着每12至15个月缩放0.7倍的规律，几乎相当于逻辑技术时间尺度下的0.97倍。 |
| 2010-05-07 | 光刻技术路在何方？ 光刻是支撑摩尔定律所阐明的IC工艺不断缩微的关键生产技术。当前的技术仍然可行，而且其寿命已远远超出了所有人的预期，所以将在不久的将来失去动力。其后继技术的研究在几十年前就已经开始。 |
| 2010-03-01 | 超紫外光光刻EUV迟到，谁来补缺？ 超紫外光光刻EUV迟到，谁来补缺？ |
| 2010-02-26 | EUV迟到，谁来补缺？ EUV还是有些许希望能赶上22纳米半间距制程节点的尾巴，该制程节点预计在2011年上路；但无论如何，因为缺乏电源、光阻、无缺陷光罩与度量工具，EUV又一次宣告迟到。 |
| 2010-02-02 | 2010年将影响电子产业的电子技术 经历了惨重的产业衰退，在本年度之初好容易感受到景气复苏的厂商们，该是重新振作投入创新研发的时候了。整体来看，下面列出的潜力新兴技术主要是硬件方面的，且集中于省电、降低二氧化碳排放量、精简材料等方面。除了硬件外，软件也将在2010年扮演要角。 |
| 2010-01-28 | 赛灵思高性能40nm Virtex-6 FPGA系列即将转入量产 赛灵思公司(Xilinx, Inc.)与联华电子(UMC)今天共同宣布，采用联华电子高性能40nm工艺的Virtex-6 FPGA，已经完全通过生产前的验证。 |
| 2010-01-27 | 赛灵思40nm高性能Virtex-6 FPGA系列即将转入量产 赛灵思公司(Xilinx, Inc.)与联华电子(UMC)今天共同宣布，采用联华电子高性能40nm工艺的Virtex-6 FPGA，已经完全通过生产前的验证。 |
| 2010-01-27 | 分析：重要IC制造技术450mm，EUV，TSV都将延迟 根据IC insights公司的数据，看起来两个两个正在显现的重要的IC制造技术都将延迟，包括450mm晶圆和远紫外（EUV）光刻技术。 |
| 2010-01-27 | 赛灵思40nm工艺Virtex-6 FPGA系列即将量产 赛灵思公司(Xilinx, Inc.)与联华电子(UMC)今天共同宣布，采用联华电子高性能40nm工艺的Virtex-6 FPGA，已经完全通过生产前的验证。 |
| 2010-01-26 | 赛灵思高性能40nm Virtex-6 FPGA系列即将转入量产 赛灵思公司(Xilinx, Inc.)与联华电子(UMC)今天共同宣布，采用联华电子高性能40nm工艺的Virtex-6 FPGA，已经完全通过生产前的验证。 |
| 2010-01-26 | 分析：450mm，EUV，TSV都将延迟 根据IC insights公司的数据，看起来两个两个正在显现的重要的IC制造技术都将延迟，包括450mm晶圆和远紫外（EUV）光刻技术。 |
| 2009-10-22 | 中芯国际采用Cadence DFM解决方案用于65和45纳米IP/库开发和全芯片生产 全球电子设计创新领先企业Cadence设计系统公司宣布，中芯国际集成电路制造有限公司）采用了Cadence Litho Physical Analyzer与Cadence Litho Electrical Analyzer，从而能够更准确地预测压力和光刻差异对65和45纳米半导体设计性能的影响。 |
| 2009-06-05 | Pixelligent新型纳米晶材料可扩展光刻技术 据Pixelligent Technologies LLC表示，该公司开发出一种据称可提高现有光刻设备分辨率的纳米晶（nanocrystalline）材料，使光学光刻（Optical lithography）可扩展至32纳米以下。 |
| 2009-03-20 | EVG全新NT系列显著提高光刻对准和测试精度 EVG全新NT系列显著提高光刻对准和测试精度 |
近两周热门博文
专题策划
女工程师的那些事（一）
女工程师的那些事（二）
| 热门 | 经典 | 文章 | 论坛 | 博客 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
