- 文章
(31) -
帖子
(0) -
博文
(0)
共搜索到31篇文章
按相关度排序
按时间排序
| 2010-06-12 | 微捷码牵手凌腾(SynTest)完善仅基于扫描的DFT方法 微捷码(Magma)设计自动化有限公司日前宣布，通过与凌腾信息技术有限公司(SynTest Technologies Inc.)携手合作，在微捷码Talus RTL-to-GDSII IC设计流程中集成进凌腾的DFT PRO Plus产品。这次集成完整了微捷码仅仅基于扫描的DFT方法，集成后的流程已通过了双方客户的验证。 |
| 2009-03-10 | 瑞鼎科技采用SpringSoft LAKER系统执行LCD驱动IC全定制设计 电子设计自动化领导厂商SpringSoft宣布，瑞鼎科技股份有限公司(Raydium Semiconductor Corporation)采用其Laker全定制版图系统为其标准设计流程。瑞鼎是TFT-LCD驱动IC的整体解决方案供货商，这些解决方案广泛运用于大型与小型显示面板产品。 |
| 2009-03-09 | 瑞鼎科技采用SpringSoft LAKER系统，执行LCD驱动IC全定制设计 电子设计自动化领导厂商SpringSoft宣布，瑞鼎科技股份有限公司(Raydium Semiconductor Corporation)采用其Laker全定制版图系统为其标准设计流程。瑞鼎是TFT-LCD驱动IC的整体解决方案供货商，这些解决方案广泛运用于大型与小型显示面板产品。 |
| 2009-02-12 | 微捷码助力Intrinsity公司实现功耗、最小化的处理器设计，同时将性能提升2倍 芯片设计解决方案供应商微捷码（Magma）设计自动化有限公司日前宣布，高速、低功耗处理器提供商Intrinsity公司正式采用微捷码公司完整RTL-to-GDSII平台——Talus作为其IC设计流程静态ASIC部分的实现平台。 |
| 2008-07-11 | ARM POWERED系统芯片的自动低功耗设计方法 涉及低功耗的无线、消费、网络和计算应用所需的先进集成电路的关键在于两个方面：技术应用和设计流程自动化。ARM智能能源管理(IEM)技术目标所在的领先代工厂流程中验证了IEM-RM，例如TSMC 130流程。 |
| 2008-05-28 | PAM使用Simucad设计流程流片出第一批集成电路产品 PAM使用Simucad设计流程流片出第一批集成电路产品 |
| 2008-01-03 | 安捷伦ADS高频EDA软件发布第3个更新版本Update 3 安捷伦科技宣布推出先进设计系统（ADS）高频电子设计自动化（EDA）软件的第3个更新版本（Update 3）。其新增特性包括串行器/解串器（SERDES）/Verilog模拟混合信号（AMS）协同仿真以及其他信号完整性能力，可为设计人员提供一个更完整的串行链路信号完整性设计流程，使他们能够确定模拟元器件和数字元器件将会协同工作。 |
| 2007-12-20 | 安捷伦推出ADS高频EDA软件第3个更新版本 安捷伦科技宣布推出先进设计系统（ADS）高频电子设计自动化（EDA）软件的第3个更新版本（Update 3）。其新增特性包括串行器/解串器（SERDES）/Verilog模拟混合信号（AMS）协同仿真以及其他信号完整性能力，可为设计人员提供一个更完整的串行链路信号完整性设计流程，使他们能够确定模拟元器件和数字元器件将会协同工作。 |
| 2007-12-19 | 安捷伦推出先进设计系统EDA软件第3个更新版本ADS Update 3 安捷伦科技宣布推出先进设计系统（ADS）高频电子设计自动化（EDA）软件的第3个更新版本（Update 3）。其新增特性包括串行器/解串器（SERDES）/Verilog模拟混合信号（AMS）协同仿真以及其他信号完整性能力，可为设计人员提供一个更完整的串行链路信号完整性设计流程，使他们能够确定模拟元器件和数字元器件将会协同工作。 |
| 2007-12-19 | 安捷伦发布ADS EDA软件第3个更新版本 安捷伦科技宣布推出先进设计系统（ADS）高频电子设计自动化（EDA）软件的第3个更新版本（Update 3）。其新增特性包括串行器/解串器（SERDES）/Verilog模拟混合信号（AMS）协同仿真以及其他信号完整性能力，可为设计人员提供一个更完整的串行链路信号完整性设计流程，使他们能够确定模拟元器件和数字元器件将会协同工作。 |
| 2007-06-01 | DAC 2007另辟蹊径：聚焦瓶颈问题，填补IC设计流程空白 DAC 2007另辟蹊径：聚焦瓶颈问题，填补IC设计流程空白 |
| 2007-04-10 | 挑战多模式设计难度，Synopsys IC Compiler方案获得瑞萨青睐 电子设计自动化(EDA)软件工具领导厂商Synopsys宣布，瑞萨科技公司已采用Synopsys IC Compiler下一代布局布线解决方案用于产品IC的设计流程。随着瑞萨设计项目的日益复杂化，他们需要满足各种不同功能模式下的时序安排。 |
| 2007-03-21 | Synopsys助力意法半导体，Design Compiler技术加速ASIC设计 电子设计自动化(EDA)软件工具领导厂商Synopsys日前宣布，意法半导体在其90nm和65nm的ASIC设计流程中，应用Design Compiler拓朴绘图技术，缩短了整个设计时间。意法半导体在其ASIC方法集中应用Design Compiler拓朴绘图技术，从而消除了设计的反复(Iteration)，实现了内部设计团队和外部客户整个设计环节工作的顺畅。 |
| 2006-11-13 | 拨开EDA未来发展迷雾：“设计流程自动化”是关键 拨开EDA未来发展迷雾：“设计流程自动化”是关键 |
| 2006-11-10 | 安捷伦发布设计系统软件最新版本，助力RF系统设计 安捷伦科技日前发布它核心高频电子设计自动化(EDA)软件的下一重要版本。新先进设计系统(ADS)2006A版使设计师能容易地利用RF系统结构分析和电路综合能力，在他们当前ADS设计流程中建立复杂高频系统和电路设计。 |
| 2006-08-24 | Bluespec加入Synopsys的伙伴计划，共同改进设计流程 Bluespec加入Synopsys的伙伴计划，共同改进设计流程 |
| 2006-08-22 | TESIS新版本仿真模块为发动机ECU测试打造虚拟测试环境 TESIS DYNAware发布了R3.3的新版本，包括发动机物理学的enDYNA Themos模块，为现代发动机ECU测试量身打造了一个虚拟的测试环境，例如拥有可变气门升程或柴油颗粒捕捉器。对于车辆动力学仿真，新的悬架工具箱——基于实际测试的自动化模型设计，使车轴的设计流程更加方便。 |
| 2006-08-18 | TESIS新版本仿真模块新增缸压和车辆自动化悬架实时仿真 TESIS新版本仿真模块新增缸压和车辆自动化悬架实时仿真 |
| 2006-08-17 | ARM携手CADENCE新推RTL自动化设计流程，面向消费电子设计 ARM携手CADENCE新推RTL自动化设计流程，面向消费电子设计 |
| 2006-07-11 | 联电携手EDA初创，共解统计时序分析难题 台湾地区晶圆代工厂商联电和电子设计自动化(EDA)初创公司Extreme DA Corp.日前表示，双方已签署合作协议，开发适合小于90纳米的工艺的变更识别IC设计流程系统级芯片(SoC)。 |
| 2006-05-15 | Magma、Tensilica携手SoC设计流程支持钻石系列内核 Magma、Tensilica携手SoC设计流程支持钻石系列内核 |
| 2006-02-06 | 借助Cadence数字IC设计平台，芯原倒装片设计成功出带 Cadence设计系统有限公司日前宣布，ASIC设计代工厂商芯原股份(VeriSilicon)公司通过采用基于Cadence Encounter数字IC设计平台的自动化倒装片设计流程，实现了一个复杂、高速SoC倒装片的成功出带(tape-out)。这是VeriSilicon公司首次实现SoC的成功流片，并已投入量产。 |
| 2006-01-27 | Cadence助力VeriSilicon实现倒装片设计成功出带 Cadence设计系统有限公司日前宣布，ASIC设计代工厂商VeriSilicon Holdings Co., Ltd.通过采用基于Cadence Encounter数字IC设计平台的自动化倒装片设计流程，实现了一个复杂、高速SoC倒装片的成功出带。 |
| 2006-01-17 | 牵手CEA- Leti，安捷伦推进最新无线系统设计流程开发 牵手CEA- Leti，安捷伦推进最新无线系统设计流程开发 |
| 2006-01-05 | IC设计要考虑封装因素 随着芯片上I/O数量的不断增加，设计师需要某种方案来帮助他们评估最适合他们设计的封装形式以及最佳的I/O位置。为此，Rio设计自动化公司发布了一款新软件，将促使设计师采用“有封装意识的”IC设计流程。 |
| 2005-12-20 | 寻找适用于下一代工艺的EDA工具 EE Times设计自动化专栏编辑葛立伟近日采访了ST主管研发中心的集团副总裁Philippe Magarshack，就EDA工具需求、设计流程差异、开发45纳米工艺面临的巨大挑战、SoC的未来发展以及Crolles2工艺开发联盟(由ST、飞思卡尔半导体以及飞利浦半导体组成)重要性等问题进行了探讨。 |
| 2005-12-20 | 验证计划工作正迈向自动化 验证计划工作正迈向自动化 |
| 2005-11-28 | Magma为新的ChipX结构化ASIC提供设计流程 Magma为新的ChipX结构化ASIC提供设计流程 |
| 2005-11-24 | 台联电与Synopsys合推90纳米低功率SoC参考设计流程 台联电与Synopsys合推90纳米低功率SoC参考设计流程 |
| 2005-04-01 | Cobra技术将重塑纳米级IC设计流程 Cobra技术将重塑纳米级IC设计流程 |
近两周热门博文
专题策划
女工程师的那些事（一）
女工程师的那些事（二）
| 热门 | 经典 | 文章 | 论坛 | 博客 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
