共搜索到165篇文章
按相关度排序
按时间排序
| 2011-12-16 | 多电源系统的监控和时序控制 本文讨论多电源系统的处理方法。时序控制器、监控器、调节器和控制器具有非常高的功能集成度，便于设计工程师处理潜在的电源问题，而无需采用全部是分立IC的电路板。这些器件对设计工程师非常有用，可以提高设计成功的概率，降低重新设计的可能性和电路板开发延误的风险。 |
| 2011-12-09 | 美研究将MEMS晶体管集成至CMOS电路，可取代独立晶振 美国半导体研发联盟机构SRC与康耐尔大学合作发表一种MEMS晶体管，利用这种MEMS-JFET产出的时序电路，应可让振荡器与滤波器与CMOS芯片上的其他电路整合，不需要再额外使用目前所采用的、独立的石英/CMOS/MEMS振荡器芯片。 |
| 2011-11-03 | 爱普生提供最新工控用中大尺寸液晶显示控制方案 爱普生目前在中大分辨率RGB接口的液晶控制方面主推S1D13517,S1D13513和S1D13748。它们都支持Intel80时序。S1D13513功能最强，S1D13748具有内置SDRAM。 |
| 2011-10-11 | 无晶体振荡器取代石英晶体时机来临 随着电子技术的快速发展，使用晶体以及晶体振荡器提供时序的方法的局限性已暴露出来。本文将重点讨论新兴的“无晶体(crystal-free)”全硅CMOS振荡器，用以替代传统的时序解决方案。 |
| 2011-10-10 | 盛群发布新一代CCD监控摄影机处理器HT82V863R 盛群半导体推出HT82V863R新一代的CCD监控摄影机处理器，相较于上一代80LQFP的产品HT82V862R，采用更精简的64LQFP封装，除整合原有的高精密CCD时序产生器、数字锁相环电路、电视影像编码器、视频数字模拟转换器、视频放大器、1.8V稳压器及低压复位/上电复位等电路外，新的影像处理器在低照、色彩及噪声等各项影像处理上，表现都比HT82V862R优秀。 |
| 2011-10-07 | 工程师博客：源同步信号的两种跨时钟域采集方法 对于数据采集接收的一方而言，所谓源同步信号，即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中，常常需要产生一些源同步接口信号传输给外设芯片，这对FPGA内部产生时钟或数据的逻辑和时序都有较严格的要求。 |
| 2011-06-30 | 使用不同时序驱动整流器让计算机电源“白金”化 使用不同时序驱动整流器让计算机电源“白金”化 |
| 2011-03-10 | 时序关联/质理检验方针助缩短开发周期 时序关联/质理检验方针助缩短开发周期 |
| 2011-02-23 | 飞兆FAN6204同步整流控制器兼容反激式和正激拓扑 飞兆半导体公司(Fairchild Semiconductor)开发出FAN6204同步整流控制器。FAN6204采用专有的创新线性预测时序控制技术，不受限于SR MOSFET的导通阻抗RDS(ON)，适合于固定频率或准谐振(QR)反激式转换器，以及不连续(DCM)或连续导通模式(CCM)运作。 |
| 2010-11-15 | 热建模设计应对汽车电子散热三大挑战 由于存在功率需求和发热限制之间的这种微妙平衡，热建模已经成为汽车行业的一种重要工具。汽车安全行业如今追求的是更小的组件和更少的器件数量，这迫使半导体供应商用更高的功耗换取在芯片中集成更多功能。由此产生的更高温度最终将影响可靠性，进而影响汽车安全性。但通过在设计周期早期优化裸片布局和电能脉冲时序，设计工程师可以用更少的硅测试装置提供最优化的设计，从而进一步缩短开发周期。 |
| 2010-10-29 | 硅谷数模参加SCC 2010，为客户介绍IC设计解决方案 数字多媒体和通信领域高性能数模混合信号设备设计者和制造商硅谷新创，在10月22日在北京参加由思源科技股份有限公司(SpringSoft Inc)组织的“SpringSoft Community Conferences 2010 (SCC)”。硅谷数模出席并作为SpringSoft客户演讲。 |
| 2010-09-27 | 基于逻辑组的快速宏布局方法 本文介绍了一种适用于高宏数、难时序设计的快速平面布局方法。微捷码Talus可基于逻辑组产生所有宏和标准单元的快速布局。我们可通过利用这种布局信息来突出并划分适合的“宏组”，对于高宏数设计来说，这种方法要较一般的分组方法更快速更合理。对于时序关键设计，我们可使用积极的“宏布局”方法来显示关键逻辑组，然后再通过增量(incremental)的“宏布局”来调整布局形状(无宏或其它逻辑组阻塞的前提下将关键逻辑聚集在一起)；这种方法可为我们常规设计带好更好时序(包括WNS/TNS)和更好布线结果(总线长)。 |
| 2010-07-22 | MathWorks产品助力美国ARES I火箭验证时间缩短一年 MathWorks日前宣布TriVector Services通过采用基于模型的设计，将美国航天总署(NASA)Ares I火箭通讯总线设计的验证时间缩短了一年多。TriVector使用MathWorks产品建立系统模型，以用作整个开发过程中的可执行规范。该模型用于在硬件开发之前分析时序性能和验证系统要求，从而将时序分析的总体任务时长减少60%。 |
| 2010-05-07 | 赛普拉斯发布新的CyClockWizard软件工具 赛普拉斯日前推出一款新型软件工具，用于选择和定制赛普拉斯市场领先的可编程时序解决方案。CyClockWizard 1.0软件工具包含一个参数搜索引擎，客户可以用它快速找到符合其系统要求的正确产品。 |
| 2010-05-06 | 赛普拉斯推出新的CyClockWizard软件工具 赛普拉斯日前推出一款新型软件工具，用于选择和定制赛普拉斯市场领先的可编程时序解决方案。CyClockWizard 1.0软件工具包含一个参数搜索引擎，客户可以用它快速找到符合其系统要求的正确产品。 |
| 2010-01-05 | 理解不同类型的时钟抖动 随着系统数据率增高，有时候系统性能限制由系统时序余量确定，因此，理解时序时钟抖动对系统设计人员很重要。本文介绍了时钟抖动，并阐释了时钟抖动的不同类型以及各种类型时钟抖动测量的意义。 |
| 2009-09-16 | 能高电子发布PXI半导体逻辑测试模块OpenATE PE16 能高电子日前开发出PXI平台的半导体逻辑测试模块(OpenATE PE16)，最高50Mhz频率，逻辑准位兼容于-1~+6V，每一逻辑脚位讯号卡有16个I/O通道，且采用Per-pin架构设计，每一I/O通道均配备有64M的测试向量内存(Vector Memory)、16组的时序设定、16组的波型(Waveform)设定，以及参数量测所需的PMU功能。 |
| 2009-09-16 | 能高电子推出PXI半导体逻辑测试模块OpenATE PE16 能高电子日前开发出PXI平台的半导体逻辑测试模块(OpenATE PE16)，最高50Mhz频率，逻辑准位兼容于-1~+6V，每一逻辑脚位讯号卡有16个I/O通道，且采用Per-pin架构设计，每一I/O通道均配备有64M的测试向量内存(Vector Memory)、16组的时序设定、16组的波型(Waveform)设定，以及参数量测所需的PMU功能。 |
| 2009-09-15 | 能高开发出PXI半导体逻辑测试模块OpenATE PE16 能高电子日前开发出PXI平台的半导体逻辑测试模块(OpenATE PE16)，最高50Mhz频率，逻辑准位兼容于-1~+6V，每一逻辑脚位讯号卡有16个I/O通道，且采用Per-pin架构设计，每一I/O通道均配备有64M的测试向量内存(Vector Memory)、16组的时序设定、16组的波型(Waveform)设定，以及参数量测所需的PMU功能。 |
| 2009-08-07 | 多模多角(MMMC)和单模单角(SMSC)方法间时序相关性及优化的比较 多模多角(MMMC)和单模单角(SMSC)方法间时序相关性及优化的比较 |
| 2009-08-04 | 威刚科技推出最高速的DDR3内存模块 威刚科技(A-DATA Technology)宣布推出最高速的XPG Plus系列DDR3-2200+ v2.0双信道内存模块，针对最新的双信道主机版而设计，可使内存模块于1.65V以下的电压下运作，并提供高达2,200MHz的杀手级速度及CL8-8-8-24的低时序。 |
| 2009-08-03 | A-DATA推出最高速DDR3内存模块 威刚科技(A-DATA Technology)宣布推出最高速的XPG Plus系列DDR3-2200+ v2.0双信道内存模块，针对最新的双信道主机版而设计，可使内存模块于1.65V以下的电压下运作，并提供高达2,200MHz的杀手级速度及CL8-8-8-24的低时序。 |
| 2009-07-29 | Cadence InCyte助力芯原芯片评估，准时并以更低的成本交付芯片设计 Cadence设计系统公司近日宣布，中国的硅产品解决方案公司芯原已采用Cadence InCyte Chip Estimator，帮助在设计过程的更早阶段预测面积、时序、功耗和成本要求，使设计团队可以做出最佳决策并加速其客户的产品上市时间，同时降低成本。 |
| 2009-04-30 | 凌泰科技推出第二代显示器单芯片驱动器AL330 凌泰科技(Averlogic)新推出第二代中小尺寸显示器单芯片驱动器──AL330，采128接脚LQFP封装，尺寸仅14×14mm，具备低功耗特性，内含3路10位高精度ADC、2D全制式视讯译码器、影像增强处理电路、液晶时序控制电路、OSD、去隔行处理等电路；此外，内建的8052 MCU可简化外围设计，有效降低设计成本和设计难度。 |
| 2009-04-29 | 凌泰科技推出显示器单芯片驱动器AL330 凌泰科技(Averlogic)新推出第二代中小尺寸显示器单芯片驱动器──AL330，采128接脚LQFP封装，尺寸仅14×14mm，具备低功耗特性，内含3路10位高精度ADC、2D全制式视讯译码器、影像增强处理电路、液晶时序控制电路、OSD、去隔行处理等电路；此外，内建的8052 MCU可简化外围设计，有效降低设计成本和设计难度。 |
| 2009-04-07 | SpectraLinear推出非易失性可编程PC时钟PC EProClock 为消费、计算、内嵌应用和通信市场提供时序解决方案的供应商SpectraLinear Inc.宣布推出PC EProClock - 世界首个非易失性可编程的PC时钟系列。 |
| 2009-03-30 | 一种新的算法设计与实现方法 本文提出了一种新的系统级工程算法设计方法，以满足快速建模与高性能算法实现的需要。将FPGA作为主处理器是今后信号处理领域的发展趋势，本文正是基于这点，借助EDA技术来设计与实现较复杂的DSP算法，且在设计时就能知道各模块的时序、资源消耗等情况。这样，系统工程师才能从系统的角度对模块进行修正或裁剪，保证整个系统的顺利完成。为了初步验证该方法，本文采用SVD作为实例，结果验证了其相对于传统方法有很多优势。 |
| 2009-03-27 | NAND价格变动，上下游厂商各有压力 NAND Flash合约价格从去年底触底反弹，研究机构集邦科技(DRAMeXchange)表示，尽管上游业者控制产能有成，但时序已经步入传统淡季，不利价格走扬，而下游业者现在则必须面对成本压力，且终端应用产品的content per system (平均单一产品容量)的升级速率也将延迟。 |
| 2009-03-24 | 采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC 电子系统设计人员使用FPGA来实现他们的原型开发，利用器件的可编程能力验证硬件和软件。一旦设计准备好进行量产时，设计人员寻找某类ASIC以达到功耗、性能和成本目标，特别是，能够提供硬件平台和工具包的ASIC，支持目前采用了FPGA的设计，可以使用相同的I/O、存储器资源和IP。依据这些标准，设计人员降低了ASIC设计出现功能或者时序错误的风险。本文讨论Altera HardCopy ASIC的发展、体系结构和功能，它作为封装和引脚兼容FPGA匹配器件，非常适合实现设计量产。 |
| 2009-01-22 | IDT PanelPort接收器入驻台湾CPT笔记本电脑 混合信号半导体解决方案供应商IDT公司宣布，台湾CPT(中华映管)已采用IDT嵌入式PanelPort兼容接收器和时序控制器(TCON)器件PanelPort解决方案，用于其笔记本电脑的14"宽屏平板显示。 |
问卷调查
近两周热门博文
专题策划
技术与创意
2012电子行业预测
趋势杂谈
| 热门 | 经典 | 文章 | 论坛 | 博客 |
IIC China 2012.2.23-25 深圳会展中心
 预先注册， 独享获奖先机！ |
研讨会热点 展商动态 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
