共搜索到19篇文章
按相关度排序
按时间排序
| 2009-09-30 | 借助物理综合提高FPGA设计效能 借助物理综合提高FPGA设计效能 |
| 2007-07-20 | 通过物理综合与优化提升设计性能 通过物理综合与优化提升设计性能 |
| 2007-04-20 | 通过物理综合实现复杂FPGA设计的时序收敛 通过物理综合实现复杂FPGA设计的时序收敛 |
| 2006-05-23 | Synplicity携手Actel向业界提供EDA解决方案 Synplicity公司和Actel公司日前宣布扩大两家公司之间的OEM协议范围，按照这个长达数年的协议条款，Actel有权向其客户提供Synplify Pro、Identify和Synplify DSP软件解决方案，作为其Libero集成开发环境(IDE)的组成部分。这份扩充协议将使得Actel客户可在未来享用Synplicity的创新物理综合技术。 |
| 2005-12-28 | XILINX推出ISE设计工具套件8.1i版，提升FPGA性能 赛灵思公司日前宣布推出集成软件环境(ISE)设计工具套件8.1i版。新版本增加了新的ISE Fmax技术，具有增强的物理综合能力，可提高Virtex-4和Spartan-3架构的性能和时序收敛特性。 |
| 2005-12-28 | 赛灵思ISE 8.1i版设计工具套件新增ISE Fmax技术 赛灵思公司日前宣布推出了集成软件环境(ISE)设计工具套件8.1i版，新版本增加了ISE Fmax技术，具有增强的物理综合能力，可提高Virtex-4和Spartan-3架构的性能和时序收敛特性。 |
| 2005-12-08 | 使用基于图形的物理综合加快FPGA设计时序收敛 使用基于图形的物理综合加快FPGA设计时序收敛 |
| 2005-12-08 | 基于图形的物理综合技术为FPGA提供更精确的时序 基于图形的物理综合技术为FPGA提供更精确的时序 |
| 2005-10-19 | Synplicity将基于图形的物理综合软件集成到FPGA中 Synplicity将基于图形的物理综合软件集成到FPGA中 |
| 2005-10-10 | Synplicity为FPGA综合提供先进解决方案 Synplicity公司近日宣布扩展了其Synplify家族FPGA综合工具，以满足当今复杂FPGA器件设计的需要。 |
| 2005-10-08 | 定制物理综合解决方案可充分实现结构化ASIC架构的优势 定制物理综合解决方案可充分实现结构化ASIC架构的优势 |
| 2005-07-06 | Magma牵手IBM壮势，迎击Synopsys诉讼 Magma Design Automation公司与IBM公司日前达成新的授权和联合研发协议，双方将共同开发物理综合和布线技术。 |
| 2005-06-08 | 新思推出“并行”IC设计套件 新思公司最近推出据称是“下一代”的IC物理设计产品IC Compiler，该产品能够并行执行物理综合、时钟树综合、布局、布线、良品率优化和签字确认(signoff)校正等功能。 |
| 2005-05-19 | 初创公司新推互连综合工具，称为布线带来变革 EDA初创公司Silicon Design Systems(SDS)最近推出其第一款产品——IC布线器产品。 |
| 2005-03-18 | Synopsis推出新一代物理设计解决方案 新思科技(Synopsys)日前推出新一代物理设计解决方案Galaxy IC Compiler。这是一款将物理综合、时钟树合成、绕线、良率优化与验证相关性整合的物理设计解决方案，据称可实现优异的设计性能，并大幅改善生产力。IC Compiler作为Synopsys Galaxy Design Platform的核心，成为从RTL到芯片工艺互相密合的解决方案。 |
| 2005-02-18 | Cadence全局物理综合技术在DesignCon大会获奖 Cadence全局物理综合技术在DesignCon大会获奖 |
| 2004-08-15 | 利用混合优化技术解决时序收敛问题 深亚微米IC设计需要在更小的尺寸上实现更多的功能，并且对功耗、设计周期具有更高要求，而时序收敛问题成为满足这类设计要求的主要瓶颈。 |
| 2003-07-26 | InTime推出RTL级静态时序分析工具 InTime软件公司推出RTL时序分析工具Time Director，据称它能够帮助IC设计人员在综合、布局和布线前就开发出具有精确时序的RTL代码。 |
| 2002-03-09 | 用分层物理综合工具实现千万门级复杂芯片的一次性时序收敛 在解决时序收敛问题中，WLM方法建立在后处理时序与综合时序耦合的基础上，对于更小线宽的工艺技术，互连对芯片的延迟特性影响很大，而基于WLM的时序几乎与后处理时序无关，它是一种静态方法，因而不能满足千万门级复杂芯片设计对一次性时序收敛的要求。 |
--- 共搜索到 19 篇文章，共 1 页，目前第 1 页 ---
1
问卷调查
近两周热门博文
专题策划
• 电子工程专辑产品拆解中心上线啦New!
• 龙腾2012 电子工程专辑新年展望！
• 亲！相识几年啦？领个勋章纪念下吧！Hot!
• 专题策划:电子工程专辑2011年度盘点Hot!
•
IPHONE5上市传闻不断,真相扑朔迷离？
•
谷歌收购摩托罗拉，移动世界激起千层浪
•
职场专题:工程师的职场现状揭秘
• 300个精华资料下载 300篇精华博文阅读
技术与创意
2012电子行业预测
趋势杂谈
| 热门 | 经典 | 文章 | 论坛 | 博客 |
IIC China 2012.2.23-25 深圳会展中心
 预先注册， 独享获奖先机！ |
研讨会热点 展商动态 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
