共搜索到73篇文章
按相关度排序
按时间排序
| 2003-12-14 | 利用增量设计缩短可编程逻辑设计的编译时间 引言：过去可编程逻辑器件中即使仅有小部分区域发生变动也要对整个器件重新规划设计，使得设计周期延长。 |
| 2003-09-27 | XST与Synplify综合结果差异分析 引言： |
| 2003-09-27 | RTL移交正赢得越来越多ASIC设计师的支持 RTL移交(signoff)看起来正在得到越来越多设计师的支持，这一先进概念是指主流ASIC设计师跳过综合和IC版图设计步骤，直接在RTL级(寄存器转移级)移交一个设计。 |
| 2003-09-27 | 明导资讯的两种新工具使设计师布线更加方便 明导资讯最近升级了它的FPGA BoardLink，使这种工具能够根据FPGA设计师最新的FPGA布局布线结果，自动更新PCB设计软件中的引脚布置。 |
| 2003-09-13 | 为提高IC制造良品率重新定义IC设计 编者按：传统上，一个IC设计团队只需要完成芯片的出带就可以了。 |
| 2002-12-04 | 如何使用NJ88C33锁相环路合成器进行设计 本应用指南介绍了如何使用NJ88C33锁相环路合成器进行设计。 |
| 2002-12-04 | NJ88C33 PLL合成器 本文介绍了锁相环通用参数各变量的使用。 |
| 2003-03-10 | 如何使用T8533/T8534U可编程线路卡信号处理器 本应用指南对T8534四路语音信号编解码器的详细操作进行了阐述 |
| 2003-03-10 | 如何使用T8538B四路可编程编解码器 本应用指南详细介绍了T8538B编解码器的操作方法。 |
| 2003-03-10 | 如何使用T8535/T8536B四路可编程编解码器 本应用指南详细介绍了T8536?路可编程编解码器的操作。 |
| 2002-05-03 | S3041 PLL板去耦合指南 本应用指南展示了S3041 PLL器件的去耦连接技术和指南。 |
| 2002-05-03 | Sonet SDH/ATM S3019示例 本应用指南描述了S3019收发器件的连接、指南和布局。 |
| 2002-03-09 | 用分层物理综合工具实现千万门级复杂芯片的一次性时序收敛 在解决时序收敛问题中，WLM方法建立在后处理时序与综合时序耦合的基础上，对于更小线宽的工艺技术，互连对芯片的延迟特性影响很大，而基于WLM的时序几乎与后处理时序无关，它是一种静态方法，因而不能满足千万门级复杂芯片设计对一次性时序收敛的要求。 |
近两周热门博文
专题策划
女工程师的那些事（一）
女工程师的那些事（二）
| 热门 | 经典 | 文章 | 论坛 | 博客 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
