VHDL相关技术术语
|
共搜索到46篇文章
按相关度排序
按时间排序
| 2010-06-01 | Altium Designer软件加载Aldec FPGA仿真技术 Altium和Aldec日前签署的OEM协议中决定将Aldec的FPGA仿真功能添加到Altium Designer软件中去。该协议的签署使进行FPGA设计的电子产品设计师们如虎添翼，电子产品设计师们可以在Altium电子产品设计统一架构中使用久经考验的Aldec仿真技术。 |
| 2009-06-12 | 首届中国开源IP核标准化设计竞赛启动，最高奖项现金1万元 在工信部电子信息司的指导下，工业和信息化部软件与集成电路促进中心（CSIP ）联合集成电路IP核标准工作组，现面向全国集成电路设计企业工程师、科研院所及高校师生，举办2009年“首届中国开源IP核标准化设计竞赛”，竞赛报名工作已于6月3日启动。 |
| 2008-06-02 | 设计技术问答：FPGA设计的安全性考量 问：FPGA 对于初学者来说，应该从哪几个方面入手？ 答：我建议初学者首先要理解FPGA的原理，这是基础，然后设计一些小型的代码，在验证设计的基础上真正的理解设计硬件的思想，那么这样的话你必然要学到如何结合FPGA资源，特点，性能等方面知识的理论才能专心于设计代码上。至于说芯片的设计安全也是必然要理解的，不然一个静电上去就毁掉芯片了，那你的老板肯定要感到Surprised了。设计的精髓就是设计的思路上的问题了，包括代码的设计技巧，系统要求的功能模块的实现方法，多个模块如何配合的代码设计，后期的验证，调试，到板级的设计调试等等，要做好FPGA设计不同于DSP，软件设计等等，精髓的东西即使现在讲给初学者，他一样是茫然的，不知道什么是什么，因为这是需要很强的功力才能理解和体会到的。需要时间需要付出，需要努力吃苦钻研技术，更需要成长的路上有良师的指导和同行朋友的交流，需要长期的积累的。到那时你就是专家了。 |
| 2008-04-24 | LATTICE和ALDEC宣布将在FPGA设计和验证领域进行新的合作，实现混合语言仿真 Lattice半导体公司及其合作公司Aldec日前宣布了一项新的OEM协议，Aldec将会发布其唯一一款混合语言OEM FPGA仿真器。Active-HDL的Lattice版本将和Lattice的ispLEVER设计工具套件捆绑出售，提供混合语言（VHDL, Verilog和SystemVerilog）仿真，和MathWorks的simulink的协同仿真及其他Lattice加密IP核的相关仿真支持等。 |
| 2006-12-25 | 采用新的模拟混合信号仿真技术进行全芯片验证 高效使用多级AMS验证，能够帮助设计师创建合适的验证计划，定义多种设计配置和相关的仿真测试。每种配置对被测功能的关键路径采用晶体管级描述，而设计的其它模块被切换到高层行为模型。该方法允许对整个芯片进行详细的AMS验证，所需的验证设置时间很少。因此它能顺利地连接设计与验证过程，并能在验证阶段复用行为模型和测试平台。 |
| 2006-11-24 | 高性能ΔΣ ADC缓解了嵌入式转换器的局限性 随着IC技术在提高集成度方面不断取得进步，人们已经开始利用一颗芯片来实现完整的系统，而不再像过去那样采取在电路板上安装分立元件的做法。此类系统的长处是系统成本下降、可靠性提高且外形尺寸减小。 |
| 2006-09-28 | EDA“三剑客”投入UPF阵营，技术捐赠引发两派标准大战 EDA供应商Synopsys日前宣称将功率管理技术捐赠给EDA标准组织Accellera的统一功率格式(UPF)标准化委员会。捐赠内容包括功率管理命令、SystemVerilog结构、VHDL结构和Switching Activity交换格式(SAIF)。 |
| 2006-09-08 | 使用协同仿真实现RTL设计的功能验证 由于设计的整体复杂性不断增强，设计验证任务也随之变得复杂，通过协同仿真进行系统级验证正在成为验证和检验 RTL 实现结果的一种行之有效的途径。本文将重点介绍利用原始可执行模型进行验证和确认的方法，以及在MATLAB环境中的硬件设计验证。 |
| 2006-08-21 | FMF面向Spansion闪存推出VHDL及Verilog模型 FMF面向Spansion闪存推出VHDL及Verilog模型 |
| 2006-08-17 | FMF倾情打造闪存仿真模型，助力Spansion实现设计优化 开发和销售电子元件仿真模型的开放源代码和设计服务供应商Free Model Foundry(FMF)公司日前宣布，该公司已开发出针对Spansion公司MirrorBit Ornandt产品的VHDL和Verilog模型。Spansion的闪存是其开放源模型库的第一万个仿真元件。 |
| 2006-08-16 | 支持Spansion闪存的VHDL, Verilog模型现已面世 支持Spansion闪存的VHDL, Verilog模型现已面世 |
| 2006-08-11 | 着眼缩短开发周期，FMF倾力打造Spansion闪存VHDL、Verilog模型 着眼缩短开发周期，FMF倾力打造Spansion闪存VHDL、Verilog模型 |
| 2006-07-31 | MathWorks新版仿真接口对硬件编程语言完全支持 The MathWorks公司近日发布Link for ModelSim 2，该产品提供对VHDL和Verilog代码的完全支持，增强了MBD(基于模型的设计思想)在硬件设计领域的应用能力。Link for ModelSim允许开发人员在MATLAB/Simulink中对RTL级模型进行有效地验证，同时提供了MATLAB/Simulink与Mentor Graphics ModelSim HDL仿真器的双向连接。此外，使用Link for ModelSim，开发团队可以将算法、系统级设计与硬件实现结果集成在一起，这样一种自动验证的过程可以极大地减少因手工方法引起的错误和时间花费。 |
| 2006-07-27 | MathWorks的新版仿真接口提供对硬件编程语言的完全支持 The MathWorks公司近日发布Link for ModelSim 2，该产品提供对VHDL和Verilog代码的完全支持，增强了MBD(基于模型的设计思想)在硬件设计领域的应用能力。Link for ModelSim允许开发人员在MATLAB/Simulink中对RTL级模型进行有效地验证，同时提供了MATLAB/Simulink与Mentor Graphics ModelSim HDL仿真器的双向连接。此外，使用Link for ModelSim，开发团队可以将算法、系统级设计与硬件实现结果集成在一起，这样一种自动验证的过程可以极大地减少因手工方法引起的错误和时间花费。 |
| 2006-07-25 | Accellera新VHDL标准出炉，适用于构建非本地模型及仿真器对接 Accellera新VHDL标准出炉，适用于构建非本地模型及仿真器对接 |
| 2006-07-12 | 可定制SoC设计工具闪亮登场，可加快除错及修改RTL代码 德国软件供应商Concept Engineering近日推出一种可定制的工具，目的是帮助采用IP进行系统级芯片设计的工程师降低除错的复杂度并便于他们理解和修改RTL代码。 |
| 2006-07-04 | 面向PHY芯片的VHDL软件超越802.11n标准要求 面向PHY芯片的VHDL软件超越802.11n标准要求 |
| 2006-06-01 | 用等效性检查验证连续改变 设计信心的增加是与独特测试序列的数量和系统级测试完整性呈函数关系。为了满足对功率、性能和面积的要求，系统级芯片(SoC)和处理器设计团队面临着挑战。随着芯片复杂度的增加，设计团队必须验证成千行的代码以获得设计信心。为了取得成功，设计团队必须在紧迫的产品上市时间内达到系统目标和验证标准。 |
| 2006-03-28 | XILINX推出667Mbps DDR2 SDRAM接口解决方案 赛灵思公司日前宣布，推出基于Virtex-4 FPGA的667Mbps DDR2参考设计，该参考设计提供了FPGA业界高带宽最、高可靠性的内存接口解决方案 |
| 2006-02-24 | 沃尔玛在美国开卖学生版EDA软件 别被疲软的营业收入所愚弄。EDA软件将成为主流。如今全球最大的零售商沃尔玛也开始出售EDA软件了。EDA供应商Aldec公司提供混合语言仿真及ASIC/FPGA设计工具，该公司日前表示，其 Active-HDL学生版本如今可通过沃尔玛的网上商店和Barnes & Noble书店进行销售。 |
| 2005-01-09 | 两英国初创公司联合推出增强型SystemC综合工具套件 英国初创企业SystemCrafter和Orange Tree Technologies日前联合发布了面向编程FPGA的工具套件，旨在使SystemC综合更经济可行。 |
| 2005-12-08 | 基于图形的物理综合技术为FPGA提供更精确的时序 声称可以将大型FPGA综合技术提升到一个新的高度，Synplicity公司最近发布了一款Synplify Premier产品。该产品采用“基于图形”的物理综合技术来提供更精确的时序估计，并为FPGA硬件增加了RTL调试功能。 |
| 2005-12-08 | 新创企业推出从规范生成代码的ESL工具 在察觉到芯片设计环境中存在的规范管理问题后，工程师出身的Jeremy Ralph创办了一家名为Productivity Design Tools的公司，提供能自动从规范生成代码和文档的电子系统级(ESL)设计工具。 |
| 2005-11-02 | 无须颠覆方??，ESL供应商趋向务实 在电子系统级设计(ESL)领域，最近悄然出现了一个动向。 |
| 2005-08-15 | 802.11b SoC设计的无缝协同验证 SoC内部的CPU对工程师是不透明的，要在硬件上验证SoC和进行软件调试就面临巨大的挑战，本文以802.11b SoC芯片设计为例,说明一种无缝协同验证的新方法。 |
| 2005-08-09 | 浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 |
| 2005-07-07 | 将软件编译并形成有效硬件的方法 IC设计复杂度和生产成本的不断上涨使继续提高设计工程师的设计产出率成为保持竞争优势的法宝，本文阐述的从“C语言”到“门”的编译方法和思路，能够使设计工作更简单、更高效，满足提高设计产出率的需求。 |
| 2005-06-23 | 利用可配置微处理器，打破SoC设计瓶颈 标准的32位处理器核不能处理许多系统级芯片(SoC)设计中的计算密集型任务，例如音频、视频和通信。因此， SoC设计者必须采用定制硬件来实现许多这样的任务。通常需要采用Verilog 或者 VHDL这样的硬件描述语言来建立芯片设计所需要的寄存器传输RTL级的模块描述。采用手工产生的RTL硬件模块所带来的问题是验证时间主导了设计周期，这将增加设计的成本并延长进入市场的时间。 |
| 2005-06-16 | Celoxica最新ESL工具可加快综合速度、扩大系统规模 Celoxica公司日前推出了其第四代DK设计套件——DK4，可加快基于FPGA的电子系统级(ESL)设计的综合速度。 |
| 2005-04-27 | Aldec发布可加速系统级验证的仿真技术 Aldec公司发布了具有全新系统级仿真引擎和提升了SystemC调试功能的系统级平台(SLP)——Riviera 2005.04。 |
问卷调查
近两周热门博文
专题策划
技术与创意
2012电子行业预测
趋势杂谈
| 热门 | 经典 | 文章 | 论坛 | 博客 |
IIC China 2012.2.23-25 深圳会展中心
 预先注册， 独享获奖先机！ |
研讨会热点 展商动态 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
