|
|
| 2008-09-02 |
用于电量测量的可编程串行CORDIC处理器设计与验证 |
| |
本文概要讲述用于电量测量的可编程串行CORDIC处理器的设计，以及采用VERILOG PLI接口协同CMODEL完成的VCS仿真验证。可编程串行CORDIC处理器采用串行流水线的方式实现了32位高精度的各种数??算，在降低电路规模的同时，也满足了对电路信号处理速度的要求。 |
| 2008-07-21 |
DAB发射系统编码器的设计及实现 |
| |
本文介绍了DAB发射系统编码器的关键技术，提出了基于PC和FPGA的编码器的软硬件设计，用软件实现了信道编码算法，在FPGA上用Verilog实现了OFDM模块，完成了DAB编码器的设计，编码器工作状态稳定，并应用于重庆邮电大学微电子重点实验室，作为DAB/DMB项目的关键测试设备。 |
| 2008-04-24 |
LATTICE和ALDEC宣布将在FPGA设计和验证领域进行新的合作，实现混合语言仿真 |
| |
Lattice半导体公司及其合作公司Aldec日前宣布了一项新的OEM协议，Aldec将会发布其唯一一款混合语言OEM FPGA仿真器。Active-HDL的Lattice版本将和Lattice的ispLEVER设计工具套件捆绑出售，提供混合语言（VHDL, Verilog和SystemVerilog）仿真，和MathWorks的simulink的协同仿真及其他Lattice加密IP核的相关仿真支持等。 |
| 2008-03-24 |
SpringSoft发表新版Verdi及Siloti软件，强化System Verilog验证自动化功能 |
| |
电子设计自动化领导厂商Springsoft近期发布其侦错平台Verdi Automated Debug及信号能见度增强系统Siloti Visibility Enhancement (VE) 最新版本(2008.01)。此升级版关键重点在于提供System Verilog的验证自动化功能，并同时提升其侦错速度及实用性。 |
| 2007-12-20 |
安捷伦推出ADS高频EDA软件第3个更新版本 |
| |
安捷伦科技宣布推出先进设计系统（ADS）高频电子设计自动化（EDA）软件的第3个更新版本（Update 3）。其新增特性包括串行器/解串器（SERDES）/Verilog模拟混合信号（AMS）协同仿真以及其他信号完整性能力，可为设计人员提供一个更完整的串行链路信号完整性设计流程，使他们能够确定模拟元器件和数字元器件将会协同工作。 |
| 2007-04-28 |
调查揭秘：什么样的验证工具受工程师欢迎？ |
| |
最近，Synopsys公司的电子邮件用户组(ESNUG)的主持人John Cooley对818位工程师就新验证工具的使用情况展开了一项普查，结果显示，越来越多的工程师正远离专用的验证语言，并持续拥抱Verilog语言，此外，在仿真过程中出现了从Cadence的工具转向采用Synopsys公司的工具的苗头。 |
| 2007-04-27 |
揭秘：哪些验证工具将影响工程师的设计？ |
| |
最近，Synopsys公司的电子邮件用户组(ESNUG)的主持人John Cooley对818位工程师就新验证工具的使用情况展开了一项普查，结果显示，越来越多的工程师正远离专用的验证语言，并持续拥抱Verilog语言，此外，在仿真过程中出现了从Cadence的工具转向采用Synopsys公司的工具的苗头。 |
| 2007-01-29 |
深入解析：如何点燃可制造性设计之?? |
| |
还记得5年前的数据完整性的结局吗？还有9年前的时序以及15年前的Verilog？这些分析模拟工具本身是成功的，但是却没有成长到被集成到实施工具，换句话说能够卖给每个设计人员的阶段。新技术必须产生足够的热量(即市场牵引)，然后才能着火熊熊燃烧。 |
| 2007-01-26 |
深入解析：可制造性设计如何才能获得成功？ |
| |
还记得5年前的数据完整性的结局吗？还有9年前的时序以及15年前的Verilog？这些分析模拟工具本身是成功的，但是却没有成长到被集成到实施工具，换句话说能够卖给每个设计人员的阶段。新技术必须产生足够的热量(即市场牵引)，然后才能着火熊熊燃烧。 |
| 2006-12-05 |
Aldec采用新颖“系统级平台技术”，提升Verilog仿真速度 |
| |
对大多数IC设计师来说，逻辑仿真速度永远都不够快。Aldec宣称其新型Riviera-Pro 2006.10 HDL仿真器比前一版本软件加快RTL仿真速度达57%，门级和时序仿真速度提升250%。 |
| 2006-09-21 |
最新形式验证工具支持在多种特性语言之间转换 |
| |
Averant推出了Solidify 4.0形式验证工具。该工具可以使设计师更好地控制整个形式验证过程，能让设计师在设计周期早期执行快速“缺陷搜寻”操作，稍后再做更彻底的断言检验。该工具具备一些增强特性，包括支持完整的SystemVerilog Assertion(SVA)语言、支持在线SVA的使用、通过绑定命令连接的验证知识产权(IP)以及用SVA实现的开放式Verilog库(OVL)，还能够在包括SVA、PSL、OVA、OVL和HPL在内的多个特性语言之间进行转换，使得设计团队就能自由地选择能够最佳地满足他们需要的特性语言，还能实现验证IP的保存与复用。 |
| 2006-08-24 |
基于Verilog HDL的CMOS图像敏感器驱动电路设计 |
| |
介绍一种用于卫星姿态测量的CMOS图像敏感器--STAR250的时序驱动信号，并使用Verilog HDL语言设计驱动时序电路。经布线、仿真、测试后验证了驱动信号的正确性。 |
| 2006-08-17 |
FMF倾情打造闪存仿真模型，助力Spansion实现设计优化 |
| |
开发和销售电子元件仿真模型的开放源代码和设计服务供应商Free Model Foundry(FMF)公司日前宣布，该公司已开发出针对Spansion公司MirrorBit Ornandt产品的VHDL和Verilog模型。Spansion的闪存是其开放源模型库的第一万个仿真元件。 |
| 2006-08-16 |
支持Spansion闪存的VHDL, Verilog模型现已面世 |
| |
Free Model Foundry(FMF)日前宣布推出用于Spansion公司Mirror Bit Ornandt闪存装置的VHDL和Verilog模型。 |
| 2006-07-27 |
MathWorks的新版仿真接口提供对硬件编程语言的完全支持 |
| |
The MathWorks公司近日发布Link for ModelSim 2，该产品提供对VHDL和Verilog代码的完全支持，增强了MBD(基于模型的设计思想)在硬件设计领域的应用能力。Link for ModelSim允许开发人员在MATLAB/Simulink中对RTL级模型进行有效地验证，同时提供了MATLAB/Simulink与Mentor Graphics ModelSim HDL仿真器的双向连接。此外，使用Link for ModelSim，开发团队可以将算法、系统级设计与硬件实现结果集成在一起，这样一种自动验证的过程可以极大地减少因手工方法引起的错误和时间花费。 |
|
|
搜集工程师们最关心的话题，发表您的真知灼见。
|
|
|手持电子设备|家庭娱乐系统|工业控制|汽车电子设计|电源系统