共搜索到9篇文章
按相关度排序
按时间排序
| 2005-07-23 | 解决背板互连中信号完整性问题的两种方案 随着高带宽业务需求的快速增加，以及满足高速度和性能的新系统开发的增多，在这些互连中的信号完整性变成了在部署高速通信链路和业务时的基本要求，也是工程师面临的主要挑战之一。 |
| 2004-10-15 | 通过电路板版图分析来降低抖动 大部分高速数字产品都使用时钟来进行系统定时同步，在一个时钟周期中必须完成一系列操作，包括一个逻辑深度内的所有门切换时延、芯片内部以及芯片之间的传播时延、互连引起的上升时间或充电时延、建立和保持时间，以及时钟与数据线之间的偏差等等。 |
| 2004-10-01 | 背板PTH压接孔的建模与验证 为了在背板信道中实现更高的数据传输速率，系统设计师要认真挑选系统所用的有源和无源器件。 |
| 2004-04-03 | VDSL调制解调器硬件结构与软件设计分析 引言： |
| 2003-11-30 | 在铜背板上传输10Gbps串行数据已成为现实 正文： |
| 2003-04-26 | 深亚微米ASIC设计中降低串扰的四种方法 引言： |
| 2003-03-30 | 板间光互连的串扰和传输距离分析 通过印制线来实现在PCB板间的连接不能满足一些大量信息传输要求，基于全息技术的2D自由空间光互连技术是解决该问题的一种方案。本文分析了采用2D垂直腔体表面发射激光器(VCSEL)和微透镜(microlens)实现板间互连中，光串扰和互连距离之间的关系。 |
| 2002-02-25 | 铜线和高速ADSL的测试 本应用指南描述了线阻抗为100欧姆的ADSL线的测试。 |
| 2002-03-30 | 通过噪声分析发现隐藏的时序错误 当前复杂IC设计已进入超深亚微米(UDSM)阶段(0.18μm以下)，设计人员必须要采用能对噪声进行处理的分析方法，这样才能在UDSM系统级芯片上获得时序收敛。 |
--- 共搜索到 9 篇文章，共 1 页，目前第 1 页 ---
1
近两周热门博文
专题策划
女工程师的那些事（一）
女工程师的那些事（二）
| 热门 | 经典 | 文章 | 论坛 | 博客 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
