- 文章
(19) -
帖子
(0) -
博文
(0)
共搜索到19篇文章
按相关度排序
按时间排序
| 2010-08-05 | 英特尔硅光技术突破 传输速度达每秒50G 英特尔(Intel)日前宣布一项重大发展，将运用光束取代电子传递计算机数据。英特尔推出研究用产品原型(research prototype)，采用全球首创整合激光的硅光学数据联机技术；这种硅光联机技术能将数据传送至更远的距离，其速度较现今铜线技术快上许多倍，数据传送速度最高能达到每秒50gigabit，相当于传送一部高画质(HD)电影时的每秒速度。 |
| 2009-04-14 | 讴歌新款4门概念车“Z DX Prototype”首发纽约车展 讴歌新款4门概念车“Z DX Prototype”首发纽约车展 |
| 2007-02-02 | 采用一体化硬件/操作系统平台进行RoHS设计 用验证过的平台开始设计意味着应用工作可以立即开始，不需要等待原型板出来。只要数天时间用户就能拥有用于应用软件工作的开发系统。特殊硬件配置的开发与用户应用工作可以并行进行，几周后就能出原型，因此首个商业产品也能立即推出。这样，满足严格的RoHS规定也就容易得多。 |
| 2007-02-08 | 在RoHS设计中可以考虑使用平台方法 用验证过的平台开始设计意味着应用工作可以立即开始，不需要等待原型板出来。只要数天时间用户就能拥有用于应用软件工作的开发系统。特殊硬件配置的开发与用户应用工作可以并行进行，几周后就能出原型，因此首个商业产品也能立即推出。这样，满足严格的RoHS规定也就容易得多。 |
| 2007-01-18 | Synplicity新一代ASIC验证方法可提高错误可视性 半导体设计与验证软件方案供货商美商昕博科技(Synplicity)，发表该公司名下TotalRecall Full Visibility技术的相关细节。藉由赋予设计者快速发现错误及对已确实修正的部份进行验证的能力，Synplicity相信此项做为ASIC验证工具的新技术将能大幅地改善FPGA原型(prototype)的可用性。 |
| 2006-11-24 | 结合FPGA与结构化ASIC进行设计 由于结构化ASIC具有单位成本低、功耗低、性能高和转换快(fast turnaound)等特点，越来越多的先进系统设计工程师正在考虑予以采用。然而，利用结构化ASIC进行开发也不是没有风险。逻辑设计错误仍然可能存在。避免硅片设计反工的一种方法是使用FPGA作原型，然后将设计从FPGA转换成ASIC。本文是使用结构化ASIC设计方法学的一些建议。 |
| 2005-12-19 | 赛灵思凸显65nm FPGA战略，高管解读Fabless 2.0模式 2005年岁末临近，随着赛灵思(Xilinx)公司宣布成功生产出65纳米FPGA晶圆原型(prototype)，我们似乎已经看到了下一代65纳米级FPGA时代的来临。同时，这也意味着赛灵思跨入它的第二代fabless模式(fabless 2.0 generation)，这也是整个工业的发展趋势之一。 |
| 2005-10-08 | 定制物理综合解决方案可充分实现结构化ASIC架构的优势 引言：结构化ASIC技术可减少与创建新器件有关的开发成本、资源和时间，但这些优势只有通过合适的设计工具和方法学才能完全实现。 |
| 2005-08-01 | 采用多内核无线虚拟系统原型的系统级调试 在内核芯片制造前传统的验证与调试方法依赖于指令集仿真器(ISS)模型。 |
| 2005-06-20 | 特许半导体明年启动65nm代工服务 特许半导体制造公司已开始为65纳米工艺提供Spice模型及其它设计支持，其早期重点放在低功耗应用上。 |
| 2005-03-20 | 结构化ASIC不再只是FPGA的替代品 随着结构化ASIC逐渐被接受，它们不仅带来源源不断的业务，而且呈现出新的特性。这归功于结构化ASIC供应商获得了与一线设计团队合作的经验，并倾听了真正用户反映的问题。 |
| 2005-02-01 | 利用FPGA实现原型板原理图的验证 首次流片成功取决于整个系统硬件和相关软件的验证，有些公司提供的快速原型生成平台具有许多调试功能，但这些平台的价格非常高，因此最流行的做法是根据DUT和具体应用设计复合FPGA板，验证这些板的原理图通常是很麻烦的，本文提出一种利用FPGA实现原型板原理图验证的新方法。 |
| 2005-02-01 | 纳米工艺需要满足100DPPM的缺陷率吗？ IC设计界开始质疑缺陷率小于100个器件/百万产品的目标。 |
| 2004-08-29 | 复杂系统级芯片的软件/硬件协同验证 本文针对复杂系统级芯片的软件/硬件协同验证环境的多种方法进行了分析和比较, 并就各种方法在蓝牙系统级芯片设计中的应用为例对其进行了详细地阐述。 |
| 2004-04-03 | 嵌入式系统的人机界面原型设计策略 引言： |
| 2004-01-01 | 基于速度匹配软件的网络芯片仿真方法 引言： |
| 2003-09-27 | RTL移交正赢得越来越多ASIC设计师的支持 RTL移交(signoff)看起来正在得到越来越多设计师的支持，这一先进概念是指主流ASIC设计师跳过综合和IC版图设计步骤，直接在RTL级(寄存器转移级)移交一个设计。 |
| 2002-06-12 | Clear逻辑LIBERATOR设计模型 本应用指南介绍了Clear逻辑LIBERATOR的Verilog设计模型，通过采用FPGA，允许设计师快速的产生原形及修改设计。 |
| 2002-07-28 | 利用仿真技术缩短百万门ASIC设计时间 系统级芯片的开发工作包括硬件和软件两部分，软件开发常常要等到硬件设计完成拿到样片之后才能进行。 |
--- 共搜索到 19 篇文章，共 1 页，目前第 1 页 ---
1
近两周热门博文
专题策划
女工程师的那些事（一）
女工程师的那些事（二）
| 热门 | 经典 | 文章 | 论坛 | 博客 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
|
