Global Sources
电子工程专辑
 MCU DSP 智能手机          电子技术资料下载                   
电子工程专辑 > 技术文库 > EDA/IP/IC设计 > 正文
 
EDA/IP/IC设计  

通过电路板版图分析来降低抖动

作者: Gene Garat, Technical Marketing Engineer, Mentor Graphics Corp. 上网日期: 2004年10月15日  打印版 订阅

关键字: jitter  deterministic jitter  crosstalk  effective dielectric constant  fringe field 

[摘要提示] 大部分高速数字产品都使用时钟来进行系统定时同步,在一个时钟周期中必须完成一系列操作,包括一个逻辑深度内的所有门切换时延、芯片内部以及芯片之间的传播时延、互连引起的上升时间或充电时延、建立和保持时间,以及时钟与数据线之间的偏差等等。定时预算负责给每个时延源分配时间。本文介绍在满足功能要求的前提下,如何解决高速数字设计产品中定时预......
请登录或注册网站阅读全文>>
 

本文链接:通过电路板版图分析来降低抖动

http://www.eet-china.com/ART_8800349887_480101_TA_31ef8629.HTM
我来评论 - 通过电路板版图分析来降低抖动
评论:
*  您还能输入[0]字
验证码:


 
 
2011年11月 汽车电子特刊 Flash在线版NEW!

本期《汽车电子特刊》重点探寻未来汽车电子设计的趋势走向,讨论汽车电子开发焦点、电动汽车动力总成控制方法、车载信息系统的快速发展与可重用设计等技术解决方案。为您深入解读当前最流行汽车技术和应用趋势,积极应对工作疑难提供全面资料参考。

 

 

 

上周热点文章排行榜(01.30~02.03) 论坛热贴 热门博文           



网友推荐相关文章
热门 经典 文章 论坛 博客
Rf    Nfc    mcu    dsp    变频器    安捷伦    rohs    pfc    mems    labview    ee    石墨烯    嵌入式    电解电容    lvds    igbt    soc    pwm    ofdm    eda    dac    智能电网    深圳单片机开发    电子工程专辑    stm32    rs485    iptv    hdd    emi    asic    以太网    无线充电    平板电脑    单片机    poe    ldo    h.264    esd    arm   
 

返回页首