关键字: jitter deterministic jitter crosstalk effective dielectric constant fringe field
[摘要提示] 大部分高速数字产品都使用时钟来进行系统定时同步,在一个时钟周期中必须完成一系列操作,包括一个逻辑深度内的所有门切换时延、芯片内部以及芯片之间的传播时延、互连引起的上升时间或充电时延、建立和保持时间,以及时钟与数据线之间的偏差等等。定时预算负责给每个时延源分配时间。本文介绍在满足功能要求的前提下,如何解决高速数字设计产品中定时预......|
已经注册? 登录阅览全部精彩内容
|
本文链接:通过电路板版图分析来降低抖动
http://www.eet-china.com/ART_8800349887_480101_TA_31ef8629.HTM评论最多文章
- 你想也没想到的ARM十大客户! ( 13 )
- 工程师博客:三支IC股票揭开中国电子产... ( 12 )
- 观点:以CFL取代白炽灯泡就无虞了吗? ( 11 )
- 日本研究机构新构造硅太阳能电池发电量... ( 10 )
- 超级电池:工程界将诞生的下一个伟大胜... ( 10 )
- 2012年,你还会来印度卖中国手机么? ( 9 )
- 苹果是否过气了? ( 9 )
- 华为纤薄智能手机Ascent艳惊美国CES ( 7 )
- 苹果本月将发布什么?猜对有奖! ( 6 )
- 谁才是具有“真才实料”的真正工程师? ( 5 )
|
- 解决背板互连中信号完整性问题的两种方案 (2005-07-23)
| 热门 | 经典 | 文章 | 论坛 | 博客 |
![]() 预先注册, 独享获奖先机! |
研讨会热点 展商动态 |
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多






















(您将以游客身份发表,请登录 | 注册)