Global Sources
电子工程专辑
 
电子工程专辑 > null > 制造/封装 > 正文
 
制造/封装  

Tezzaron三维电路性能突出,较二维电路功耗节省90%

作者: Peter Clarke 上网日期: 2004年12月31日  打印版 订阅

关键字: FaStack  三维电路  3D  2D  裸片堆栈 

[摘要提示] BROKEN_TABLE_ HIDDEN_END -->Tezzaron Semiconductor公司日前声称制造出六种原型设计,其三维(3D)电路的设计分割(design-partition)和裸片堆叠(die stacking)方法能节省等效二维电路功耗的90%。Tezzaron发展出的设计风格是将设计分割为两片或更多IC,假定存储器放置在一个裸片上,微控制器放在另一片上,但在晶圆加工过程中,当裸片堆叠在一起时,通过......
请登录或注册网站阅读全文>>
 

本文链接:Tezzaron三维电路性能突出,较二维电路功耗节省90%

http://www.eet-china.com/ART_8800355646_480201_NT_19ab7d08.HTM
我来评论 - Tezzaron三维电路性能突出,较二维电路...
评论:
*  您还能输入[0]字
验证码:


 

热门 经典 文章 论坛 博客
Rf    Nfc    mcu    dsp    变频器    安捷伦    rohs    pfc    mems    labview    ee    石墨烯    嵌入式    电解电容    lvds    igbt    soc    pwm    ofdm    eda    dac    智能电网    深圳单片机开发    电子工程专辑    stm32    rs485    iptv    hdd    emi    asic    以太网    无线充电    平板电脑    单片机    poe    ldo    h.264    esd    arm   
 

返回页首