Global Sources
电子工程专辑
 MCU DSP 智能手机          电子技术资料下载                   
电子工程专辑 > 技术文库 > 可编程逻辑 > 正文
 
可编程逻辑  

在65nm FPGA设计中如何获得更高的性能

作者: Adrian Cosoroaba, Frederic Rivoallon 上网日期: 2007年01月11日  打印版 订阅

关键字: FPGA  65nm  90nm  LUT  ISE 8.2i 

[摘要提示] 例如,在设计套件中的第二个最大的改进(53%)是视频应用的用户设计。乘法器大小需要非常完美地适合65纳米FPGA的DSP48片断。90纳米上的相同实现需要两个乘法器以及一个加法器,使关键路径对于设计中指定的延时更慢。表现出适当改善的设计不是具有较少的逻辑,就是提供很少使用硬IP模块的机会或改进性能的进位链结构。在另外一个实例中,其中一个设计表现出......
请登录或注册网站阅读全文>>
 第一页 上一页 1 • 2 • 3 • 4
 
 

我来评论 - 在65nm FPGA设计中如何获得更高的性能
评论:
*  您还能输入[0]字
验证码:


 
最新论坛热门讨论

新浪微博关注

 

2011年12月《中国IC设计特刊》

本期《中国IC设计特刊》围绕发展新能源产业、新能源汽车、节能产业的出发点,透视十二五元年,绿色能源表现,同时介绍在电源节能设计中的技术创新及趋势,聚焦新材料研究进展与智能电表市场的最新动向,为实现高效节能提供技术参考。

 

 

 

上周热点文章排行榜 论坛热贴 热门博文           



热门 经典 文章 论坛 博客
Rf    Nfc    mcu    dsp    变频器    安捷伦    rohs    pfc    mems    labview    ee    石墨烯    嵌入式    电解电容    lvds    igbt    soc    pwm    ofdm    eda    dac    智能电网    深圳单片机开发    电子工程专辑    stm32    rs485    iptv    hdd    emi    asic    以太网    无线充电    平板电脑    单片机    poe    ldo    h.264    esd    arm