Global Sources
电子工程专辑
 MCU DSP 智能手机          电子技术资料下载                   
电子工程专辑 > 技术文库 > 嵌入式设计 > 正文
 
嵌入式设计  

利用串行RapidIO实现FPGA协处理

上网日期: 2008年03月12日  打印版 订阅

关键字: FPGA  高速串行接口  连接性 

[摘要提示] IP架构Xilinx提供了缓冲层参考设计的源代码,该设计可完成分组的自动排队和优先级重新划分。SRIO物理层IP可以实现链路训练和初始化、发现和管理以及错误与重试恢复机制。此外,在该物理层IP中还对高速收发器进行了实例化,以便支持线速为1.25Gbps、2.5Gbps和3.125Gbps 的1通道和4通道SRIO总线连接。该方案中提供的寄存器管理器参考设计允许SRIO主设备对......
请登录或注册网站阅读全文>>
 第一页 上一页 1 • 2 • 3
 
 

我来评论 - 利用串行RapidIO实现FPGA协处理
评论:
*  您还能输入[0]字
验证码:


 
最新论坛热门讨论

新浪微博关注

 

2011年12月《中国IC设计特刊》

本期《中国IC设计特刊》围绕发展新能源产业、新能源汽车、节能产业的出发点,透视十二五元年,绿色能源表现,同时介绍在电源节能设计中的技术创新及趋势,聚焦新材料研究进展与智能电表市场的最新动向,为实现高效节能提供技术参考。

 

 

 

上周热点文章排行榜 论坛热贴 热门博文           



热门 经典 文章 论坛 博客
Rf    Nfc    mcu    dsp    变频器    安捷伦    rohs    pfc    mems    labview    ee    石墨烯    嵌入式    电解电容    lvds    igbt    soc    pwm    ofdm    eda    dac    智能电网    深圳单片机开发    电子工程专辑    stm32    rs485    iptv    hdd    emi    asic    以太网    无线充电    平板电脑    单片机    poe    ldo    h.264    esd    arm