Global Sources
电子工程专辑
 MCU DSP 智能手机          电子技术资料下载                   
电子工程专辑 > 技术文库 > EDA/IP/IC设计 > 正文
 
EDA/IP/IC设计  

应对65nm时代的可制造性设计挑战

上网日期: 2008年03月25日  打印版 订阅

关键字: 可制造性设计  光刻  良率 

[摘要提示] 65nm及以下节点的可制造性设计(DFM) 问题正变得越来越关键,其原因在于,随着芯片关键结构尺度的不断缩微,相同的绝对物理变异可能导致相对较大的电气变异。在65nm及以下节点,光刻效应成为制造性变异的最大因素。37页表示的是芯片中心的一个门。由GDSII表述的该逻辑门的几何形状轮廓显示在左边(红轮廓线代表硅片中的扩散区,而四个绿色矩形反映的是伴随......
请登录或注册网站阅读全文>>
 

本文链接:应对65nm时代的可制造性设计挑战

http://www.eet-china.com/ART_8800512033_480101_TA_be249ee2.HTM
我来评论 - 应对65nm时代的可制造性设计挑战
评论:
*  您还能输入[0]字
验证码:


 
 
2011年11月 汽车电子特刊 Flash在线版NEW!

本期《汽车电子特刊》重点探寻未来汽车电子设计的趋势走向,讨论汽车电子开发焦点、电动汽车动力总成控制方法、车载信息系统的快速发展与可重用设计等技术解决方案。为您深入解读当前最流行汽车技术和应用趋势,积极应对工作疑难提供全面资料参考。

 

 

 

上周热点文章排行榜(01.30~02.03) 论坛热贴 热门博文           



热门 经典 文章 论坛 博客
Rf    Nfc    mcu    dsp    变频器    安捷伦    rohs    pfc    mems    labview    ee    石墨烯    嵌入式    电解电容    lvds    igbt    soc    pwm    ofdm    eda    dac    智能电网    深圳单片机开发    电子工程专辑    stm32    rs485    iptv    hdd    emi    asic    以太网    无线充电    平板电脑    单片机    poe    ldo    h.264    esd    arm   
 

返回页首