制造/封装 
利用新的布线架构应对先进工艺节点设计挑战
关键字： 优化，良率，布线，
[摘要提示] 时序、面积、功率和信号完整性历来是设计技术的主要指标。此外，可制造性和良率也逐渐成为关键的设计要素，对于90nm及以下工艺而言尤其如此。为了解决可制造性问题，设计流程中增加了多良率优化技术，这些技术从简单到复杂无所不有。简单的技术包括，用以提升总良率的天线检查和修复技术；用以提升过孔相关良率的冗余过孔插入技术；用以提升微粒相关良率......请登录或注册网站阅读全文>>
|
还未注册?
 现在免费注册，您即可：
|
已经注册? 登录阅览全部精彩内容
|
评论最多文章
- 编辑观点：沉迷乔布斯的人，醒醒吧！ ( 37 )
- 中国官方拟制定国家CPU架构标准 ( 19 )
- 工程师故事：一个上拉电阻引发的血 案(... ( 18 )
- 众厂商高管共议新一代触控显示技术与触... ( 18 )
- 不懂C语言？你该感到危机了！ ( 16 )
- 无线充电，国际厂商走错了方向？！ ( 15 )
- 全面挑战ARM产品线 MIPS新系列Aptiv能... ( 8 )
- 工程师故事：汽车导航系统“引狼入室”... ( 8 )
- 新兴公司挑战博通核“芯”以太网，价格... ( 8 )
- 光伏发电终极梦想？到太空去采集太阳能... ( 7 )
最新论坛热门讨论
 |
 |
 |
 |
新浪微博关注
经典电子创意设计欣赏
|
|||||||
 |
专题策划
女工程师的那些事（一）
女工程师的那些事（二）
| 热门 | 经典 | 文章 | 论坛 | 博客 |
热门EE小组
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
(您将以游客身份发表，请登录 | 注册)