西门子EDA直播报名|从设计到测试,如何应对2.5D/3D验证的挑战(4月21日免费)

EETOP 2022-04-01 12:46
异构封装虽好,这些问题解决了吗?


一个芯片里面有成千上万个晶体管,电阻,电容,任何一个小错误都可能导致最终的流片失败。从设计、仿真验证、测试每一个步骤都充斥着未知的风险。


首先设计过程中,传统的封装的ball mapping采用纯文本的模式,但是对于多芯片堆叠的2.5D/3D异构封装显得很低效,如何减少迭代次数,尽可能减少基板重制和材料报废成本就成为挑战


其次仿真验证过程中,随着 2.5D/3D 异构封装的应用,封装内部的单元密度直线上升,芯片和封装相互之间的影响变得更显著。在某些 HBM 设计中,IO 接口数量庞大,同时通道跨接了封装内多个芯片,通道的物理尺寸也变得更长。多方面的因素导致了在异构封装中信号完整性、时序、电源噪声或许会成为新的挑战。这就要求仿真工具必须有能力在保证精细结构建模的同时具备大规模模型的求解能力


最后对于测试,由于封装内部的多个die互连使得可用于封装测试的管脚相对大幅减少;封装内die与die之间如何进行标准互连, 可测试设计如何实现?这就要求DFT工具能够用高度自动化的流程实现完备的测试结构,生成高效的测试图像


有大招,西门子EDA化解难题


面对以上的难题,市场对EDA软件厂商提出了高要求。得益于西门子EDA长期在芯片物理设计、仿真验证、测试等领域的积累,在异构集成3D IC新时代,西门子EDA提供了一系列解决方案‍‍。


在解决2.5D/3D封装设计过程中,西门子EDA可以提供一个从芯片封装到PCB整体的协同设计环境,为工程师提供一个可视化的设计环境,帮助工程师明确芯片连接关系中哪些地方需要优化,帮助工程师在设计阶段提前发现问题。


在芯片仿真验证阶段,结合西门子 HyperLynx 和 Calibre 系列工具,可以处理die、package 和 PCB 仿真的协同问题,而不再是专注于单一设计领域。在项目早期阶段,为工程师提供一个整体而详尽的验证,从而大大缩短整体的项目周期。


在测试阶段西门子EDA Tessent 工具平台基于工业分析,为3D IC提供集成并且流畅的EDA解决方案,其中包括层次化DFT、符合IEEE1687标准的IJTAG、可作为FPP的突破性SSN技术、以及芯片隔离寄存器的应用等等。通过灵活而完备的测试组合,实现提高测试覆盖率、降低测试成本、追踪良率问题的目标



4月21日 周四 晚上 19:30

更多精彩干货,为您线上揭晓,

扫描海报二维码立即报名!


EETOP EETOP半导体社区-国内知名的半导体行业媒体、半导体论坛、IC论坛、集成电路论坛、电子工程师博客、工程师BBS。
评论 (0)
我要评论
0
1
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦