龙头股八连板,美国芯片法案或成Chiplet技术发展的催化剂

原创 物联网传媒 2022-08-13 10:00

本文来源:物联传媒

本文作者:陈伟熊

北京时间8月9日晚,美国总统拜登正式签署《芯片和科学法案》。根据该法案,美国将在2022-2026年合计提供527亿美元补贴,其中390亿美元用于建设、扩大或更新美国晶圆厂,110亿美元用于半导体的研究和开发,20亿美元用于资助如教育、国防和创新相关领域,5亿用于与国外政府建设国际信息、通信技术安全、半导体供应链。


同时,该法案带有一个附加条款,就是接受美国联邦资金补助的企业,在10 年内不得扩大或提升在中国的先进芯片产能。违反禁令或未能修正违规状况的公司,可能需要全额退还联邦补助款。



此外,总统科技顾问委员会 (PCAST) 致信总统,提出实施芯片法案的建议,其中包括:建议开发“Chiplet平台”,使初创公司和研究人员能够以更低的成本更快地进行创新。


对于国产半导体产业而言,法案推出后进一步证明半导体上游供应链国产替代的重要性。而PCAST对于Chiplet技术的关注,再一次证明先进封装在半导体后摩尔时代的重要性。



而在这个法案被重点针对的中国,资金在资本市场炒作得最疯狂的不是半导体设备和材料,而是Chiplet概念股。Chiplet龙头股大港股份截止8月11日收盘已经走出了八连板,究其逻辑,笔者觉得有两个:第一,A股最近热衷于炒作前沿技术;第二,在先进制程拓产本土遇阻的情况下,Chiplet确实是一种曲线救国的解决办法。





什么是Chiplet?


在介绍Chiplet之前,我们先来了解一下SOC和SIP。


SOC(system on chip)片上系统。它是信息系统核心的芯片集成,是将系统关键部件集成在一块芯片上,像一个微小型系统。在PC时代我们可以说一个电脑的核心是CPU,而在智能终端时代,手机的核心就是SOC。它依然是遵循摩尔定律发展方向的。


SOC模拟示意图,图源网络


SIP(System-in Package)系统级封装。SIP封装并无一定型态,利用单纯的打线结合或覆晶接合,将处理器、存储器、FPGA等功能芯片以2D或者3D封装结构集成在一个封装内,可做定制化生产。SIP超越了摩尔定律的发展方向,在SIP中集成度较高的是蓝牙和802.11(b/g/a),多用于涵盖通信技术的解决方案,同时UWB是SIP的另一个理想应用。



作为先进封装技术的代表,Chiplet走向了和传统SoC完全不同的道路。它将复杂芯片拆解成一组具有单独功能的小芯片单元die(裸片),通过die-to-die将模块芯片和底层基础芯片封装组合在一起,类似于搭建乐高积木,形成一个系统芯片。


Chiplet与SiP有异曲同工之妙,两者同样为不同元件间的整合与封装,但差别在于Chiplet的整合层次更高,小晶片与小晶片间的沟通密度极高,目标是各元件在独立而又互联后,彼此间讯号的传输速度与耗损和当初集成于单一品片上时要能做到毫不逊色的表现。





Chiplet的魅力:

降低成本,用成熟制程的芯片做出先进制程芯片的效果


新工艺制程发展让芯片体积性能不断迭代,同时带来了高昂的科研成本:据IBS统计,一个28nm芯片的设计成本在4000万美元,16nm芯片设计成本约1亿美元,而5nm芯片的设计成本更高达5.4亿美元。


来源:International Business Strategies (IBS)


在摩尔定律因成本原因难以延续的状态下,Chiple技术的突破有望引领半导体行业向超摩尔定律时代发展,Chiplet主要帮助半导体解决了先进制程带来的几项痛点,包括:


1. 提高制造良率


来自HPC、Al的庞大运算需求,除了带动对逻辑晶片内的运算核心数量需求上升,连带晶片组内相应的快取记忆体,I/0元件数目与体积也大幅增加,进而加大品片面积。而芯片的良率与芯片面积有关,随着芯片面积的增大而下降,通常掩膜尺寸700mm²的设计通常只有大约30%的芯片是合格的,而150mm²芯片的良品率约为80%。透过Chipllet设计,将超大型晶片切割成各独立小晶片,可有效改善良率。


2. 降低设计的成本


随着制程不断微缩,单一IC的设计成本近乎成倍数提升,在Chiplet的架构下,将原先SoC重构为多颗小晶片后,部分小晶片可做到类模组化设计并重复运用在不同的产品线中。此外,在设计新产品时,晶片组中部分元件可直接延用前一代电路设计其至采用其他业者的小晶片模组,好将资金与心力集中投注在关键小晶片的设计迭代。


3. 降低制造的成本


系统单晶片内的部分电路如快取记忆体、1/0元件等由于性能要求较低,并不需使用到最先进的制程工艺。有时甚至可能先进制程来做反而有问题,典型的就是模拟电路。模拟电路其实用一些成熟一点的线宽大一点的支撑反而更好,线宽小了之后,漏电噪音等问题其实反而不好控制。


因此通过将上述元件独立出来,分别使用性价比较高的成熟制程进行制造后,再与其他采用先进制程的小晶片封装集成的方式,可进一步降低整体制造成本。


根据AMD等分析,相较SoC设计,Chiple能减少整体制造成本达近50%之多,且此一成本优势在越高阶(越多核心数)的产品线表现得更为明显。


CCITA秘书长、中科院计算所研究员郝沁汾认为,“集成电路互连技术现阶段对我们国家的价值,主要是解决我们完全无法使用先进制程的问题,如采用28nm的芯片,通过chiplet的方式,使其性能和功能接近16甚至7nm工艺的芯片性能。”


也就是说在先进制程拓产本土遇阻的情况下,Chiplet确实是一种曲线救国的解决办法。




Chiplet,与物联网更配哦


物联网最大的困境是碎片严重,包括技术碎片化,应用碎片化。


碎片化的IoT市场,注定不是一个通用IC就能用的,一个性能强大的IC当然也能覆盖很多应用场景,但其设计成本与制造成本也很贵,客户不可能为一个未来利润尚未确定的定制化的场景投入那么多资金,因此不是一种市场化的行为。


市场上对于技术方案的选择最终都会落实到性价比,而极度碎片化的IoT应用市场上需要根据需求才能定制出相应的最具性价比方案。


通用的方案行不通,而Chiplet提供的思路就是将不同功能的小芯片集成到一起,让芯片的能力可以像堆积木一样,堆积出自己想要的功能,这成了行业的必然之选。




写在最后


据报道,《小芯片接口总线技术要求》草案现已制订完毕,即将进入征求意见阶段,预计第一季度挂网公示和意见征集,第二季度完成技术验证计划制订,今年年底前完成技术验证和确定标准文本,并发布首个可用的Chiplet协议版本。


解决互联标准只是第一步,在技术层面,Chiplet 还面临着来自先进封装、测试、软件配合等多个方面的挑战,但是做到像PCIe、CXL这样的普及程度,还需要更长时间,也需要国内企业的支持。


学界人士也指出,在目前芯片工艺被国际形势“卡脖子”的情况下,通过研究Chiplet先进封装,在一定程度上“绕开”被卡的技术难点,甚至实现所谓的“弯道超车”、“换道超车”是很多人自然而然的想法,但集成电路产业的积累不是短时间可以完成的,Chiplet不是救市良方也不是灵丹妙药,它不过是一种技术发展的思路而已,国内厂商要走“自研”路线,仍需打磨很长时间。


如需了解更多物联网前沿消息,识别下方二维码或点击阅读原文立即报名参加IOTE 2022 第十八届深圳国际物联网展。



~END~



一键三连,这次一定!
评论 (0)
  • 报名中:IIC Shenzhen - 2022国际集成电路展览会暨研讨会


我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦