信号完整性问题最小化的100条通用设计原则(一)

贸泽电子设计圈 2019-03-28

具有40年研究经验的国际大师Eric Bogatin给出的:100条使信号完整性问题最小化的通用设计原则:

No.1 网络信号质量问题最小化

策略---保持信号在整个路径中感受到的瞬态阻抗不变。


设计原则:


1. 使用可控之阻抗布线。


2. 理想情况下,所有的信号应使用低电平平面作为参考平面。

3. 若使用不同的电压平面作为信号的参考平面,则这些平面之间必须是紧耦合。为此,用最薄的介质材料将不同的电压平面隔开,幷使用多个传感量小的去耦合电容。


4. 使用2D场求解工具计算给定特性阻抗的叠层设计规则,其中包括阻焊层和布线厚度的影响。


5. 在点到点的拓扑结构中,无论单向还是双向,都要使用串联端接策略。


6. 在多点总线中要端接总线上的所有节点。


7. 保持桩线的时延小于最快信号的上升时间的20%。


8. 终端电阻应尽可能接近封装焊盘。


9. 如果10pF电容的影响不要紧,就不用担心拐点的影响。


10. 每个信号都必须有返回路径,它位于信号路径的下方,其宽度至少是信号线宽的三倍。


11. 即使信号路径布线绕道进行,也不要跨越返回路径上的突变处。


12. 避免在信号路径中使用电气性能变化的布线。


13. 保持非均匀区域尽量短。


14. 在上升时间小于1 ns的系统中,不要使用轴向引脚电阻,应使用SMT电阻幷使其回路电感最少。


15. 当上升时间小于150 ps时,尽量减小终端SMT电阻的回路电感,或者采用集成电阻以及嵌入式电阻。


16. 过孔通常呈现容性,减少捕获焊盘和增加反焊盘出砂孔的直径可以减少过孔的影响。


17. 可以考虑给低成本线接头的焊盘添加一个小电容来补偿它的高电感。


18. 在布线时,使所有差分对的差分阻抗为一常量。


19. 在差分对中尽量避免不对称性,所有布线都应该如此。


20. 如果差分对中的线距发生改变,也应该调整线宽来保持差分阻抗不变。


21. 如果在差分对的一根线上添加一根时延线,则应添加到布线的起始端附近,幷且要将这一区域内的线条间进行去耦合。


22. 只要能保持差分阻抗不变,我们可以改变差分对的耦合状态。


23. 一般来说,在实际中应尽量使差分对紧耦合。


24. 在决定到底采用边缘耦合差分还是侧向耦合差分对时,应考虑布线的密度 电路板的厚度等制约条件,以及销售厂家对叠层厚度的控制能力。如果做得比较好,他们是等效的。


25. 对于所有板级差分对,平面上存在很大的返回电流,所以要尽量避免返回路径中的所有突变。如果有突变,对差分对中的每条线要做同样的处理。


26. 如果接收器的共模抑制比很低,就要考虑端接共模信号。端接共模信号幷不能消除共模信号,只是减少振铃。


27. 如果损耗很重要,应尽量用宽的信号线,不要使用小于5mil的布线。


28. 如果损耗很重要,应使布线尽量短。



29. 如果损耗很重要,尽量做到使容性突变最小化。


30. 如果损耗很重要,实际信号过孔使其具有50 ohm的阻抗,这样做意味着可以尽可能减少桶壁尺寸 减小捕获焊盘尺寸 增加反焊盘出砂孔德尺寸。


31. 如果损耗很重要,尽可能使用低损耗因子的叠层。


32. 如果损耗很重要,考虑采用预加重合均衡化措施。

本文转载自:知乎

声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。


精彩内容未完待续......

贸泽电子设计圈由贸泽电子(Mouser Electronics)开发和运营,服务全球广大电子设计群体,贸泽电子分销750多家领先品牌,可订购500多万种在线产品,为客户提供一站式采购平台,欢迎关注我们,获取第一手的设计与产业资讯信息!


 ↓↓↓ 点击"阅读原文" 【查看更多信息】  


贸泽电子设计圈 贸泽电子(Mouser Electronics )为全球授权半导体和电子元器件授权分销商,分销750多家领先品牌,可订购500多万种在线产品,为设计工程师和采购人员提供一站式采购平台。
评论
热门推荐
相关推荐
我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦