硬件电气要求和接口指南

硬件电气要求和接口指南

1介绍

1.1目的。

1.2适用性。

1.3约定。

2参考

2.1外部标准/规范。

2.2通用标准/规范。

2.3额外的参考。

3需求

3.1系统/子系统/组件/零件定义。

3.1.1外观。

3.1.2内容。

3.1.3环境。

3.1.4接口。

图1:输入和输出电压和电流方向，定义。

图2:电压供电模型。

3.1.4.3.1系统电压要求。

3.1.4.3.2正常的工作电压范围。

3.1.4.3.3电池输入。

图3:发动机的正常电池电压。

图4:关键输入低到高转换的电源中断。

3.1.4.4地。

3.1.4.5电源输出。

3.1.4.6电气接口一般要求。

图5:通用输入电气接口。

图6:钳位二极管的选项。

3.1.4.7数字信号的接口。

其中:Vs=系统电压

表1:数字输入电压等级。

3.1.4.8模拟输入。

图7:电阻阶梯，多开关输入接口。

图8:电阻阶梯，双电阻输入接口。

3.1.4.9PWM信号接口。

图9:PWM类型接口。

3.1.4.10调频(FM)。

3.1.4.10.1调频物理接口。

图10:频率类型接口,电压接口

3.1.4.10.2调频格式。

表2:移频键控的要求

表3:连续频率要求。

3.1.4.11输出驱动。

图11:Pi-Filter

图 12: 低边驱动

图13:典型值MOSFET雪崩能量。

图14:继电器驱动。

3.1.4.11.3高边驱动。

图15:高边驱动。

3.1.4.11.4H桥驱动。

图16:H桥驱动。

3.1.4.11.5驱动诊断。

表4:推荐的输出驱动诊断。

3.1.5使用定义。

3.2产品特点。

3.2.1性能需求。

3.2.2物理特性。

3.2.2.1尺寸和容量。

3.2.2.2质量特性。

3.2.3可靠性。

3.2.3.1可靠性评估点。

3.2.3.2可靠性要求。

3.3设计和构造。

3.3.1.2过程指南。

3.3.1.3.2.1类型1存储器。

3.3.1.3.2.2类型2存储器。

3.3.1.3.2.33型存储器。

3.3.1.3.2.44型存储器。

3.3.1.3.2.55型存储器。

3.3.2.1组件和子系统的层面。

3.3.2.3输入/输出滤波。

3.3.2.4内部电路设计指南。

图17:基极/栅极电阻

3.3.2.6EMC外壳设计。

3.3.2.7PCB硬件设计要求和指南。

3.3.2.7.2EMC PCB设计。

4确认

5装运规定

6备注

6.1术语表。

图18:原理图符号

7附录

8编码系统

9发布和修订

附录A

附录B:电气接口

B1电源输入

图B1:电源输入，电池(Vbatt_x)

图B2:电源输入，点火(Vrun/crank_x/Vacc_x)

B2.地

图B3:地

表B3:地、电源地、电气特性(Power_Gnd_x)

表B4:地、信号返回、电气特性(Signal_Rtn_x)

图B4:地，Power_Gnd_Stall_x(低边和高边驱动)

表B5:地、堵转电源地、电气特性(Power_Gnd_Stall_x)

B3功率输出

B3.1缓冲5V输出，Vref_5V_x。

图B5:输出功率，缓冲5V输出(Vref_5V_x)

表B6:功率输出，缓冲5V输出，电气特性(Vref_5V_x)

图B6:输出功率，缓冲12v输出(Vref_12V_x)

B4离散数字输入

图B7:离散数字输入，低有效。

B4.1.1 IDL_x。

表B9:离散数字输入或开关，低有效，电气特性(IDL_x)

B4.1.2 IPL_Vs_x。

图B8:离散数字输入，低有效，末调制Vs, PWM (IPL_Vs_x)

B4.1.3 IPL_Vcc_x。

图B9:离散数字输入，低有效，调制5V, PWM (IPL_Vcc_x)

B4.1.4 IFL_Vs_x。

图B10:离散数字输入，低有效，末调制Vs，频率(IFL_Vs_x)

B4.1.5IFL_Vcc_x。

图B11:离散数字输入，低有效，调制5V，频率(IFL_Vcc_x)

图B12:离散的数字输入，高有效。

B4.2.1 IDH_x。

表B14:离散数字输入，高有效，通用电气特性。

表B15:离散数字输入，高有效，开关，电气特性(IDH_x)

B4.2.2 IPH_Vs_x。

图B13:离散数字输入，高有效，末调制Vs, PWM (IPH_Vs_x)

B4.2.3 IPH_Vcc_x。

图B14:离散数字输入，高有效，调制5V, PWM (IPH_Vcc_x)

B4.2.4 IFH_Vs_x。

图15:离散数字输入，高有效，末调制Vs，频率(IFH_Vs_x)

B4.2.5IFH_Vcc_x。

图B16:离散数字输入，高有效，调制5V，频率(IFH_Vcc_x)

B4.3频率类型电流接口。

B4.3.1电流接口的预防措施。

图B17:调频，电流接口。

表B21:频率式电流接口，接收端，电气特性。

B5模拟输入

B5.1模拟输入，电阻梯。

B5.1.1.1描述。

图B18:模拟输入，电阻阶梯，低边，末调制的Vs。

B5.1.1.2特性。

表B22:电阻阶梯，低边，末调制Vs，诊断总结。

表B23:电阻阶梯，低边，末调制Vs，电路值。

表B25:电阻阶梯，低边，末调制Vs校准(电压比)[信号电压]/[内部变压电源]

B5.1.2电阻阶梯，低边，无调制Vs，双接收端。

B5.1.2.1描述。

图B19:模拟输入，电阻阶梯，低边，无调制Vs，双接收端。

B5.1.2.2特性。

表B26:电阻阶梯，低边，无调制Vs，双接收端，电路值。

表B28:电阻梯，低边，末调制的Vs，双接收端，校准(电压比)[信号电压]/[内部变压电源]

B5.1.3电阻阶梯，低边，调制5V。

B5.1.3.1描述。

图B20:模拟输入，电阻阶梯，低边，调制5V。

B5.1.3.2特性。

表B29:电阻阶梯，低边，调制5V，诊断总结。

表B30:电阻阶梯，低边，调制5V，电路值。

表B31:电阻阶梯，低边，调制5V，校准(电压)[A/D输入值]

B5.1.4电阻阶梯，低边，调制5V，双接收端。

B5.1.4.1描述。

图B21:模拟输入，电阻阶梯，低边，调制5V，双接收端。

B5.1.4.2特性。

表B32:电阻阶梯，低边，调制5V，双接收端，电路值。

B5.1.5电阻阶梯，高边，末调制Vs。

B5.1.5.1描述。

图B22:模拟输入，电阻阶梯，高边，末调制的Vs。

B5.1.5.2特性。

表B34:电阻阶梯，高边，末调制Vs，诊断总结。

表B37:电阻阶梯，高边，末调制Vs，校准(电压比)[信号电压]/[内变压电源]

表B38:模拟输入，比率，例子。

图B23:模拟输入，比值(Ui >Vref)

图B24:模拟输入，比值(Ui

B6离散输出驱动

B6.1离散输出，低边驱动。

表B41给出了所有低边驱动输出的电气特性。

表B41:离散输出，低边，一般电气特性。

表B42:离散输出，低边，一般其他参数要求。

B6.1.1 ODL_Vs_x。

图B25:离散输出，低边，末调制Vs(ODL_Vs_x)

B6.1.2 ODLS_Vs_x。

图B26:离散输出，低边，末调制Vs，功率驱动，快速开关(ODLS_x)

B6.1.3 ODL_Vcc_x。

图B27:离散输出，低边，调制5V(ODL_Vcc_x)

B6.1.4 OPL_Vs_x/OFL_Vs_x。

图B28:离散输出，低边，末调制Vs, PWM/频率(OPL_Vs_x/OFL_Vs_x)

表B47:离散输出，低边，末调制Vs, PWM/频率，其他参数要求。

B6.1.5OPLS_Vs_x。

图B29:离散输出，低边，末调制Vs, PWM，功率驱动(OPLS_Vs_x)

B6.1.6 OPL_Vcc_x/OFL_Vcc_x。

图B30:离散输出，低边，调制5V, PWM/频率(OPL_Vcc_x/OFL_Vcc_x)

表B50:离散输出，低边，调制5V, PWM/频率，其他参数要求。

B6.2高边驱动离散输出。

表B51:离散输出，高边，一般电气特性。

表B52:离散输出，高边，一般，其他参数要求。

B6.2.1 ODH_Vs_x。

图B31:离散输出，高边，末调制Vs(ODH_Vs_x)

B6.2.2 ODHS_Vs_x。

图B32:离散输出，高边，末调制Vs，快速开关(ODHS_Vs_x)

B6.2.3 ODH_Vcc_x。

图B33:离散输出，高边，调制5V(ODH_Vcc_x)

B6.2.4 OPH_Vs_x/OFH_Vs_x。

图B34:离散输出，高边，末调制Vs, PWM/频率(OPH_Vs_x/OFH_Vs_x)

表B57:离散输出，高边，末调制Vs, PWM/频率，其他参数要求。

B6.2.5OPHS_Vs_x。

图B35:离散输出，高边，末调制Vs, PWM，功率驱动(OPHS_Vs_x)

图B36:离散输出，高边，调制5V, PWM/频率(OPH_Vcc_x/OFH_Vcc_x)

表B60:离散输出，高边，调制5V, PWM/频率，其他参数要求。

B6.3H桥驱动。

图B37:离散输出，H桥。

表B61:离散输出，H桥，电气特性。

表B62:离散输出，H桥，其他参数要求。