点击上方名片关注了解更多欢迎关注我的公众号，每周电路与硬件知识分享↓
大家好，我是蜗牛兄。
本文主要介绍DDR常用的三种频率，以及梳理内存频率是怎样提升的。可能这篇文章对于电路设计用处不大，但多了解一点总是没坏处的。
图1 文章框图
通过下面这张表，我们一起来了解一下内存DDR的频率。
图2 内存频率表格
从表格中我们可以得出以下信息：
1、核心频率，指真正读写内存颗粒的频率，它是固定不变的，一般是133，166，和200MHz三类，这个频率提升很难。
2、工作频率，DDR工作频率是颗粒核心频率的两倍。 两倍是指在一个时钟周期内传输两次数据。
等效频率 = 颗粒核心频率 x prefect。
4、在核心频率相同的时候，
SDR等效频率是核心频率的1倍，
DDR等效频率是核心频率的2倍，
DDR2等效频率是核心频率的4倍，
DDR3等效频率是核心频率的8倍，
DDR4等效频率是核心频率的8倍。
那么DDR内存频率是怎样提升的呢？
以前的SDR在一个周期内进行一次数据传输，现在DDR一个周期内进行了两次数据传输（上升沿+下降沿）。
图3 SDR一个周期内传输一次数据
图4 DDR一个周期内传输两次数据
怎么理解内存的预读取？
就好比我们的跑步比赛，每个人都有快慢之分。有的人跑步速度1m/秒，有的人跑步速度1.5m/秒。
DDR内存预读取是2bit，
DDR2内存预读取是4bit，
DDR3内存预读取是8bit，
DDR4内存预读取是8bit。
以上是SDR到DDR3频率增加的2个原因。不过DDR4在预读取位数上和DDR3内存一样是8bit，因为想翻倍到16bit在当时来说难度太大了。
那么DDR4怎么在之前的基础上进行频率提升呢？这次我们要换个思路：
于是提出了Bank Group分组设计。包括使用两个或者四个可选择的Bank Group分组，允许各个Bank Group具备独立启动操作读、写等动作特性，从而改进内存的整体效率和带宽。所以等效频率可以提升到核心频率的16倍或32倍。
点对点总线是DDR4整个存储系统的关键性设计。
怎么说呢？
图6 DDR4点对点总线提高带宽
相比多点分支总线，点对点相当于为每个仓库都设计了一条道路，有效利用了仓库本身的运输能力，相当于有效利用了每个内存的位宽。
看到这里大概明白了，DDR4频率的提高主要是Bank Group的设计，其实本身的预读取能力并没有变。
当然频率的提升除了以上原因外，还有一个特点，就是我们的工作电压也在不断降低。
图7 降低电压提升频率
降低工作电压直接带来两个好处：
①降低功耗。（频率越高，功耗越大，所以降低电压有利于降低功耗）；
②速率提升。（这个好理解）
今天的文章就分享到这里，希望对你有帮助。
推荐阅读▼
硬件精选文章
EMC相关文章
电子元器件
后台回复“加群”，管理员拉你加入同行技术交流群。
欢迎关注我的公众号，每周电路与硬件知识分享↓
分享课程——Python3高级核心技术97讲，高级进阶的必学课程，附源码+PDF课件下载。
Python3高级核心技术由97讲组成，涵盖了多个方面的内容。以下是其中一部分重要内容的概述：
高级函数和闭包：
介绍高阶函数的概念，如map、filter、reduce等；
讲解闭包的原理和用法，展示闭包在实际项目中的应用。
迭代器和生成器：
解释迭代器和可迭代对象的概念；
探讨生成器的原理和用法，并介绍协程的概念。
并发编程：
讲解多线程和多进程编程的基本概念；
引入线程间通信、锁和条件变量等概念。
数据库编程：
介绍Python与关系型数据库的交互；
演示如何使用Python操作数据库进行增删改查。
异常处理和调试：
讲解异常处理的基本概念和错误处理技巧；
提供调试技巧，如断点调试、日志调试等。
