当删则删,这种电容本不该出现

高速先生 2020-07-06


公众号:高速先生
B站:一博科技(短视频分享技术干货)

作者:姜杰


2020年转眼过半,国内疫云渐消,形势向好!高速先生队长领衔的团队在前方马不停蹄的奔走于上海慕尼黑电子展和各地研讨会,所到之处,座无虚席。


后方的研发团队也是一刻不松懈,紧张有序的应对国内外客户的各种技术需求。高速先生最近遇到的这个案例恰好可以和之前一期短视频《百兆赫兹的电源去耦如何hold住Gbps的高速信号》形成呼应,顺便也对视频最后的问题做个答复。


简单介绍哈案例的背景:客户提供了电源信息及板级电容配置,需要我们做电源的PDN阻抗仿真。围绕PDN阻抗仿真报告,我们展开了三个回合的较量友好交流。

客户疑问:目前所显示的去耦频段只到100MHz,不足以展示平面等效电容的作用,希望拓宽频段至GHz。

关于平面等效电容的去耦作用,其实高速先生之前也有做过研究,为了避免不同容值电容去耦频段差异带来的干扰,测试板采用了容值、封装等参数一致的电容配置,最后得到去耦系统在板级不同频段的作用图示如下:



可以发现,其实平面等效电容的去耦效果并没有预期的那么好,而且平面电容与板级电容通常还会有个比较高的并联谐振点,这对中高频段的滤波也是不利的。当然了,原理跟客户讲到了,也要拿出数据才有说服力,于是,我们按照客户要求将PDN阻抗的频段拓宽至GHz。



看到寄予厚望的平面等效电容并不给力,客户并没灰心,提议加两个pF级的电容看能否将PDN高频段的阻抗压下来。 



就冲这个方案,就得给客户点个赞,因为能想出这个方案,说明客户对电容去耦的频段非常了解。这个方案在理论上也是可行的,不过,理论可行的另一个意思就是实际不行。于是,较量进入第二回合。



我们不妨先看看村田某型号0402封装100pF电容的阻抗曲线:



该电容的谐振频点在678MHz,虽然还达不到1GHz,但是相对于uF级电容已经是很大的提升了。那么,按照客户的要求在板子上增加两个pF级的电容后的PDN阻抗又是什么情况呢?结果又让客户失望了,电容增加前后的阻抗曲线基本重合,几乎没有变化!



客户沉默半晌,牙缝里恨恨的崩出一个字:加电容!看到客户执着的样子,高速先生想劝又不忍心,最后还是决定用仿真结果说话。



这次,索性将1nF和100pF的电容一次各加10个,看效果如何。



结果让客户崩溃,20个电容加下去,一点水花都没见着,阻抗曲线依旧波澜不惊。不过,这却在高速先生的预料之中,问题的关键就在于板级去耦电容的安装电感。由于pF级的电容去耦的频段较高,而在这个频段,电感将起主导作用,板级电容又受到安装电感的局限较大(具体可参看下图黄色路径),最终将湮没此类电容的去耦效果,这也是其它板级小容值电容发挥去耦作用的最大障碍。


回到本文标题,作为一名严谨的攻城狮,有必要加以补充:当删则删,容值pF级的板级去耦电容本不该出现。



— end —

本期提问

容值pF级的电容在什么情况下才能发挥去耦作用呢?


高速先生精选


回复数字获取往期文章。(向上滑阅览)

回复36→高速串行之S参数系列

回复35→高速串行之编码系列

回复34→高速串行之S参数-连接器系列

回复33→高速串行简史系列

回复32→电源系列(下)

回复31→电源系列(上)

回复30→DDR系列(下)

回复29→DDR系列(上)

回复28→层叠系列(下)

回复27→层叠系列(上)

回复26→拓扑和端接系列(下)

回复25→拓扑和端接系列(上)

回复24→反射详解系列文章

回复23→阻抗系列(下)

回复22→阻抗系列(中)

回复21→阻抗系列(上)

回复20→绕线与时序

回复19→SERDES与CDR系列

回复18→既等长,为何不等时系列

回复17→cadence等长处理&规则设置

回复16→DDR时序学习笔记系列

回复15→串行系列

回复14→DDR信号完整性仿真介绍系列

回复13→PCB设计技巧分享一二

回复12→高速设计三座大山

回复11→PCB设计十大误区-绕不完的等长系列

回复10→PCB设计十大误区三

回复09→DDRX系列

回复08→高速串行系列

回复07→设计先生之回流设计系列

回复06→略谈Allegro Pcb Design 小技巧

回复05→PCB设计十大误区一二

回复04→微带线系列

回复03→抽丝剥茧系列

回复02→串扰探秘系列

回复01→案例分享系列


觉得内容还不错的话,点个“在看”呗

高速先生 一博科技自媒体,用浅显易懂的方式讲述高速设计,有“工程师掌上图书馆”之美称,随时随地为网友解答高速设计技术问题。
评论
热门推荐
相关推荐
我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦