拆解:早期555定时器芯片

    芯片上不同类型的硅更难看到。芯片的区域用杂质处理（掺杂）以改变硅的电特性。N 型硅具有过量的电子（负），而 P 型硅缺乏电子（正）。在照片中，这些区域显示为略有不同的颜色，周围有细黑色边框。这些区域是芯片的组成部分，形成晶体管和电阻器。在windows中，保存的时候先另存在桌面，再拖进去覆盖即可!

    晶体管是芯片中的关键元件。555 定时器使用 NPN 和 PNP 双极晶体管。如果您研究过电子学，您可能已经看过如下图所示的 NPN 晶体管图，显示了晶体管的集电极 (C)、基极 (B) 和发射极 (E)，晶体管被图示为P硅夹在两个对称的N硅层之间，NPN 层构成 NPN 晶体管。事实证明，芯片上的晶体管看起来不像这样，而且基极通常甚至不在中间！

    如上，NPN 晶体管的原理图符号，以及其内部结构的简化图。

    下面的照片显示了 555 中的一个晶体管的特写，因为它出现在芯片上。硅中稍有不同的色调表明已掺杂形成 N 和 P 区域的区域。白色区域是硅顶部芯片的金属层 - 这些形成连接到集电极、发射极和基极的导线。

    如上图，裸片上 NPN 晶体管的结构。

    照片下方是一个横截面图，说明了晶体管的构造方式。除了你在书中看到的 NPN 之外，还有很多其他东西，但如果你仔细观察“E”下方的垂直横截面，你会发现形成晶体管的 NPN。发射极 (E) 线连接到 N+ 硅。其下方是连接到基极触点 (B) 的 P 层。在其下方是（间接）连接到收集器（C）的 N+ 层。6 晶体管被 P+ 环包围，将其与相邻组件隔离。

    在IC内部的PNP晶体管：

    如上图，555定时器芯片中的PNP晶体管。标注了集电极(C)、发射极(E)和基极(B)的连接，以及N和P掺杂硅。基极围绕发射极形成一个环，集电极围绕基极形成一个环。

    555中的输出晶体管比其他晶体管大得多，并且具有不同的结构，以产生高电流输出。下面的照片显示了输出晶体管之一。注意被大集电极包围的发射极和基极的多个互锁“手指”。

    如上，555定时器内部的电阻。电阻器是两个金属触点之间的一条 P 硅。

    上面的照片显示了 555 中的一个 10KΩ 电阻器，它由一条 P 硅（粉灰色）形成，在两端与金属线接触。其他金属线穿过电阻器。电阻器具有螺旋形状，以使其长度适合可用空间。下面的电阻是一个 100KΩ 的夹点电阻。夹层电阻器顶部的 N 硅层使导电区域更薄（即夹住它），形成更高但不太准确的电阻。

    555定时器内部的收缩电阻器。电阻器是两个金属触点之间的一条P硅。顶部的N层夹住电阻，增加电阻。垂直金属线穿过该电阻器。

    如上图，电流源的原理图符号。

    以下电路显示了如何用两个相同的晶体管实现电流镜。参考电流流经右侧的晶体管。(在这种情况下，电流由电阻设定。)由于两个晶体管具有相同的发射极电压和基极电压，它们产生相同的电流，因此右边的电流与左边的参考电流相匹配。

    如上，电流镜电路，右边的电流复制左边的电流。

    电流镜的一个常见用途是替换电阻器。如前所述，IC 内部的电阻器既大又不准确，不便之处。尽可能使用电流镜而不是电阻器来节省空间。此外，与两个电阻器产生的电流不同，电流镜产生的电流几乎相同。

    如上图，三个晶体管在555定时器芯片中形成一个电流镜。它们共用同一个基极，两个晶体管共用发射极。

    上述三个晶体管构成一个具有两个输出的电流镜。注意，三个晶体管共享基极连接，连接到右边的集电极，右边的发射极连接在一起。在原理图中，右侧的两个晶体管被绘制为单个双集电极晶体管Q19。

    如上，简单差分对电路原理图。电流源通过差分对发送固定电流I。如果两个输入相等，则电流均分。

    上面的示意图显示了一个简单的差分对。底部的电流源提供固定电流 I，该电流在两个输入晶体管之间分配。如果输入电压相等，则电流将平均分成两个分支（I1 和 I2）。如果其中一个输入电压比另一个高一点，则相应的晶体管会以指数方式传导更多的电流，因此一个分支获得更多电流，而另一个分支获得更少。一个小的输入差异足以将大部分电流引导到“获胜”分支，从而打开或关闭比较器。555 芯片使用一个差分对作为阈值比较器，另一对作为触发比较器。