【培训通知】高性能、高速ADC设计课程

摩尔学堂 2024-06-14 14:31

大师高级课程系列之

高级数模转换器(ADC)设计

Advanced Interleaving and Massive Interleaving ADCs





为什么要参加


通信、汽车、工业、医疗保健、云计算和人工智能等各个领域对更高数据传输速率的需求不断增长,推动了具有更高分辨率的数十万至数百亿模数转换器的持续研发。近年来,交错(TI)模数转换器(ADC)经历了重大发展。SAR 型 ADC 满足了 TI 和大规模 TI 子通道架构的大部分要求。在过去二十年中,SAR ADC 不断超越性能障碍,成为中低分辨率最节能的 ADC 拓扑。值得注意的是,通过采用纯数字或模拟辅助校准技术来解决 TI 实现中信道到信道的非理想性,从而提高了信号到噪声失真(SNDR)性能。为了进一步优化速度、有效位数(ENOB)和功耗,SAR 和流水线拓扑的混合组合得到了越来越多的应用。功能扩展促进了紧凑型 TI SAR ADC 的发展,使其能够实现超过 100GSPS 的采样率,成为大型片上系统 (SoC) 集成的一部分。


本次课程首先深入探讨大规模时间交织 ADC 的交织器拓扑结构,探讨非理想情况、设计注意事项、建模技术和详细案例研究。随后,特别关注对高性能大规模 TI ADC 至关重要的外设块的设计挑战和解决方案,包括输入缓冲器和参考缓冲器。此外,还研究了极限采样器、残差放大器和时钟等关键 SAR ADC 块,通过全面的案例研究介绍了基本概念和先进技术。


The growing demand for higher data rates across various sectors such as communication, automotive, industrial, healthcare, cloud computing, and AI has driven the continuous research and development of multi-tens-of-giga to hundreds-of-giga ADCs with extended resolutions. Time-interleaved (TI) Analog-to-Digital Converters (ADCs) have undergone significant evolution in recent years. SAR-type ADCs have met most of the requirements for TI and Massive TI sub-channel architecture. Over the past two decades, SAR ADCs have consistently surpassed performance barriers, emerging as the most energy-efficient ADC topology for low to medium resolutions. Notably, improvements in Signal-to-Noise-Distortion (SNDR) performance have been achieved through the adoption of pure-digital or analog-assisted calibration techniques to address channel-to-channel non-idealities in TI implementations. Hybrid combinations of SAR and Pipeline topologies are increasingly utilized to optimize speed further, Effective-Number-Of-Bits (ENOBs), and power dissipation. Feature scaling has facilitated the development of compact TI SAR ADCs capable of achieving sampling rates beyond 100GSPS as part of large System-on-Chip (SoC) integration. 

The course begins by delving into interleaver topologies of massive time-interleaved ADCs, exploring non-idealities, design considerations, modeling techniques, and detailed case studies. Subsequently, specific attention is given to the design challenges and solutions of peripheral blocks crucial for high-performance massive TI ADCs, including the input buffer and reference buffer. Additionally, key SAR ADC blocks such as the extreme sampler, residue amplifier, and clocking are examined, covering fundamental concepts and advanced techniques through comprehensive case studies.





谁应该要参加

本课程的推荐目标受众是希望进入ADC设计领域的模拟和混合信号设计工程师,以及已经在使用 ADC 并有兴趣学习先进的超高速ADC设计技术的人员。希望掌握扎实ADC知识的高年级本科生或研究生。熟悉 ADC的基本概念会有帮助,但不是先决条件。


The recommended target audience for this course is analog and mixed-signal design engineers looking to get into ADC design as well as those already working with ADCs, and interested to learn advanced state-of-the-art ultra-high-speed ADC design techniques. Advanced undergraduate or graduate students who wish to develop a solid knowledge of ADC. Familiarity with fundamental ADC concepts will be beneficial but is not a pre-requisite.





主办单位


上海林恩信息咨询有限公司

上海集成电路技术与产业促进中心





课程时间安排



课程时间:2024年07月16日—17日(2天)

报到注册时间:2024年07月16日,上午8:30-9:00

课程地点:上海集成电路技术与产业促进中心(上海市浦东新区张东路1388号21幢)






课程注册费用



课程注册费用:4600元/人;学生价:3600元/人;


4人以上团体报名优惠可协商;


课程注册费用包含授课费、场地租赁费、资料费、课程期间午餐。学员交通、食宿等费用自理。





课程报名



请各单位收到通知后,积极选派人员参加。报名截止日期为2024年07月12日,请在此日期前将报名回执表发送Email至:

邮件:steven.yu@lynneconsulting.com

报名咨询电话:021-58978665;

或者添加微信:136 7161 3108(手机),暗号:ADC课程。

扫描以下二维码获取报名注册表:


付款:

请于07月12日前将全款汇至以下账户。并备注(ADC课程+单位/学校+姓名)

银行信息:

户  名:上海林恩信息咨询有限公司

开户行:上海银行曹杨支行

帐  号:31658603000624127

支付宝信息:

公司名称:上海林恩信息咨询有限公司

支付宝账号:steven.yu@lynneconsulting.com





课程日程



2024年07月16日—17日  (两天)


Lecture 1:  Time Interleaver and Massive Time Interleaver (3 hours):

- Application and Technology Motivations

- Time-Interleaved Non-idealities

- Front-End Interleaver Topologies

- Topology Variety Considerations

- Modeling of Interleaver

- Uncertainties and Case Studies


Lecture 2: Wideband Input Buffer and Fast-transient Reference Buffer (2 hours)

- Input Network

- Nonlinearities

- Input Buffer Topologies

- Linearization Techniques

- Reference Ripple

- Reference Buffer Topologies

- Ripple Suppression Techniques

- Case Studies


Lecture #3 – Wideband Samplers (1 hour)

- Sampling Theory

- Sampler Non-idealities

- Bootstrapped Circuits


Lecture #4 – Clocking and Extreme Amplifier Overview (2 hours)

- Effect of Jitter on Sampling

- Low Jitter Clock Receivers

- Power Efficient and Low Jitter CMOS Clock Buffer

- Open-Loop Residue Amplifiers

- Close-Loop Residue Amplifiers


Lecture #5 – State-of-the-Art Low-Resolution High-Speed SAR ADCs (2 hours)

- Single-bit/cycle

- Multi-bit/cycle

- DAC Implementation

- SAR Loop

- SAR Switching Logic

- Redundancy

- Case Studies


Lecture #6 – Extended Resolution and High-Speed: Pipeline-SAR ADCs (2 hours)

- Fundamentals 

- Comparison with SAR ADCs

- Digital Error Correction

- Residue Amplification Errors

- Case Studies

Q&A: Related Problems faced by Participants

· 授课专家简介 ·
时间:2024年07月16日—17日
专家:陈知行 教授(澳门大学)
专家简介:



陈知行1985年出生于中国澳门。分别于2008年、2012年和2015年在美国华盛顿大学获得电气工程学士学位,在澳门大学获得硕士和博士学位。2016年,他在美国加州大学洛杉矶分校担任特聘科学家,从事高性能模数转换器(ADC)的工作。陈教授目前是中国澳门大学的副教授,领导着一个庞大的研究团队,致力于各种类型的ADC、PLL、智能ToF和人工智能等領域之研究。他的研究兴趣包括高速奈奎斯特、宽带过采样ADC、ADC校准、基于环振荡器的PLL和混合信号电路。他发表了100多篇同行评议论文,包括2011年至2024年间的18篇ISSCC、22篇JSSC和26篇固态电路会议和VLSIC论文。陈教授是多項奖項获得者,包括5次澳门科技发展基金(FDCT)技术发明奖,表彰其在微电子学方面的杰出学术和研究成就。他还荣获2015年固态电路协会(SSCS)博士前成就奖。他的研究生曾获得多项奖项,包括2020年IEEE A-SSCC学生设计大赛的杰出设计奖。他是IEEE的高级会员,担任IEEE A-SSCC 2023数据转换子委员会TPC,并于2023年获得SSCS评审奖。





摩尔学堂(www.moorext.com)-摩尔学堂专注于半导体人才培训


点击阅读原文即可获取课程通知





摩尔学堂 摩尔学堂专注于半导体人才培训,在线培训与学习服务平台,泛IC领域MOOC分享互动平台。 www.moorext.com
评论 (0)
  • ADB(Android Debug Bridge)是Google提供的命令行工具,用于帮助开发者与安卓设备进行通信。它在安卓应用开发和设备管理中非常重要,因为它可以帮助开发者安装、调试和卸载应用,访问设备文件系统,以及获取设备日志等。通过ADB,开发者能够在多种测试场景中模拟用户操作,优化应用性能和用户体验。 要使用ADB,首先需要确保电脑已安装ADB驱动,并且手机已开启USB调试模式。在Windows系统中,通常不需要手动下载ADB驱动,因为Windows 8/10/11已经自带了相应的驱动
    丙丁先生 2024-07-15 07:27 58浏览
  •     这篇分享对PCB电化学迁移(ECM, Electrochemical Migration)的学习。     ECM发生在导体之间,是一种需要PCB通电才能持续的电化学反应,和电镀的原理相同。反应条件是:     1. 有电场。存在电位差/电压降,一般来说电位差/电压降越大,电化学反应的速度越快。     2. 有可溶性电解质和溶剂,这个和化学腐蚀机理相同。     3. 有迁移通道。即电荷
    电子知识打边炉 2024-07-14 17:40 38浏览
  • UAVDT数据集是一个专为无人机图像检测而设计的数据集,其特点包括丰富的标注和多样化的场景,对无人机图像处理领域的研究具有重要的价值。 UAVDT(Unmanned Aerial Vehicle for Detection and Tracking)数据集是为了在无人机图像中进行目标检测和跟踪研究而创建的。这个数据集主要由从无人机捕获的高清视频序列组成,涵盖了各种环境和场景,如城市、乡村、森林和海边等。 在UAVDT数据集中,图像主要包括小型车辆、行人和自行车等类别的目标,这些目标在图像中被
    丙丁先生 2024-07-15 07:33 59浏览
  •     这篇分享对化学腐蚀/离子迁移的学习。    化学腐蚀的本质是氧化还原反应,即原电池。反应条件是:     1. 有可溶性电解质。电解质可能来自PCB的电镀或清洗工序,也可能来自残留的助焊剂(flux)。常见的有氯离子(有卤flux、汗液、盐雾)、酸(flux的酸);     2. 有溶剂。常见的是水(湿气),也可以是有机溶剂。树脂材料内部会吸附湿气,PCB加工过程有湿气,质量差的孔内壁会吸附湿气,V-cut分
    电子知识打边炉 2024-07-14 17:07 39浏览
  •     PCB表面绝缘电阻(SIR, Surface Insulative Resistance)有IPC和Bellcore GR78-CORE两个主要标准。    IPC-TM-650 方法2.6.3.7 是针对SIR的。这个标准的英文版本可以免费从IPC官网下载获得。IPC(国际电子工业联接协会)是PCB标准化主要组织。    这个测试方法针对PCB裸板(即安装元器件之前的PCB),而且是使用IPC推荐的测试板/图案(Vehicle
    电子知识打边炉 2024-07-14 22:07 45浏览
  •     PCB上不同电气网络的连线之间,要有绝缘间隙(Clearance)和爬电距离(Creepage Distance)。画过PCB的朋友都知道,原理图上的电气连线(Wire)对应PCB Layout上的电气连线,PCB Layout上的电气连线对应铜导线。铜导线是在PCB覆铜层上,利用掩模(mask)和化学蚀刻(Etching)的方法,把PCB Layout上的铜导线部分留下,并去除非导线部分而做出来的。不同电气网络的连线中间要足够绝缘,足够干净,否则轻则漏电,重则短路。
    电子知识打边炉 2024-07-14 16:06 31浏览
  • 非常荣欣参加了这次《运放电路环路稳定性设计》试读体验活动,同时非常感谢面包板论坛举办此活动。本书印刷还是非常新颖,具有精美漫画。下图为图书正面。 本书利用“原理分析、仿真计算、样机测试”三步学习法对运放电路环路进行稳定性设计,使读者能够对已有电路彻底理解,并且通过计算和仿真分析对原有电路进行改进,以便设计出符合实际要求的运放电路,达到实际应用的目的。首先,进行简单运放电路分析,运用反馈控制理论和稳定性判定准则进行时域/频域计算和仿真,当计算结果和仿真结果致时再进行实际电路测试,使三者有机统一;
    shenwen2007_656583087 2024-07-13 12:53 21浏览
  • “颠覆与涅槃,颠覆自我与重新涅槃,让企业在变革中更完美的蜕变。”这是小鹏汽车董事长兼CEO何小鹏,在2024年开年时候说的话。如今2024年已经过去了一半,小鹏汽车的处境,似乎并没有变得更好,反而是状况不断。据不完全统计,近一年来,从小鹏汽车离职的高管团队,并不在少数。从此前宣布加入英伟达的智驾负责人吴新宙,到后面的AI负责人刘兰个川(Patrick)、软件负责人Parixit Aghera,再到此次离职的矫青春,小鹏汽车近一年都处于内部动荡之中。而在这种动荡之外,小鹏汽车也正在经历一场“冰与火
    刘旷 2024-07-15 09:56 60浏览
  •   读报见文《中国的AI价格战和“不知道怎么用AI”的日本人 - FT中文网》  如题,好奇,中日两国对AI表现怎么是这样呢?  我人在中国,看新闻与现实,“中国的AI价格战”不足为奇。  没去过日本,只有看新闻,好奇的是日本人“不知道怎么用AI”?  第一想到的是日本不是很早就搞机器人了吗?  百度看看,日本什么时候开始使用机器人?  日本在20世纪80年代开始在各个领域推广使用机器人。日本将1980年称之为“机器人普及元年”。到了1985年以后,日本进入了被称为“智能机器人的时代”。  智能
    自做自受 2024-07-13 22:40 184浏览
  •     丝印层(Silkscreen Layer)位于PCB的外表面,采用白色或者其他颜色的墨水(ink)制作,没有电气特性。    丝印层得名于制造它所用的Silkscreen工艺。这个工艺很像创作版画,或者给T恤上做装饰图:先在一个网板(stencil)上刻划出图案,然后用辊子涂刷墨水,让墨水透过网板附着在PCB上,然后用紫外线或者加热的方式使墨水固化。    丝印层主要起指示作用。丝印层上面的字符、指示线可以直观地告诉观察PCB的
    电子知识打边炉 2024-07-13 14:27 22浏览
  •  我司深圳市晶科鑫实业有限公司今天主要是想给大家讲解一下TCXO温补晶振的一些基础知识和一些重要的性能参数,给大家在选购TCXO温度补偿晶体振荡器时有一个简单的了解!TCXO英文全称Temperature Compensated Crystal Oscillator温度补偿晶体振荡器,TCXO温补晶振,大部分TCXO温补晶振周围是没有外壳,所以不能防止环境温度影响频率。而TCXO内部结构图,则取而代之的是,TCXO包含一个补偿网络(热敏电阻),该网络能够感测环境温度的变化,并调整施加在
    SJK晶科鑫 2024-07-12 17:22 155浏览
  • 在+24V输入增加了软起电路和防反接电路,先看电路原理图,如下,防反接电路的原理一目了然,G极达到Vth值,U28和U5就会导通,电流从D极导通到S极,详细规格书见下面。VDS,RDS(on)和ID很重要,如下,之前选的这款为何还是有问题呢,可以从温度和电压电流的应力入手,考察U28的软起参数是否合理。首先,看一看之前测的温度参数,用K型线的热电偶点的,如下,充电的时候,U28温度达到了123℃,如下,放电的时候,U28温度达到了120℃,如下,从上面的数据看,这样的U28温度,我们是接收不了的
    liweicheng 2024-07-13 19:06 42浏览
  • 概述 SiPM测试系统的信号处理板使用了ADI的单片4通道的高速差分ADC信号,所以FPGA需要通过LVDS接口来收取差分高速ADC送出的差分串行数据。 本文讨论FPGA如何例化LVDS模块,以及几种用来收取外部ADC采样后送来的高速差分串行数据。10代器件LVDS实例化界面 在Intel的10代器件中有Arria、Cyclone、MAX以及Stratix几种,我们使用的是Cyclone系列10代GX产品。图1:LVDS模块例化界面 如图1所示为LVDS例化界面,具体使用方法可以参考1“LVDS
    coyoo 2024-07-14 12:25 105浏览
我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦