上期话题
DDR4的单、双DIE兼容，不做仿真行不行？
（戳标题，即可查看上期文章回顾）
Q
大家都遇到过哪些印象深刻的兼容设计？期待你们的分享。
从大家的反馈情况来看，关于DDR的单DIE、双DIE兼容设计，不光是高速先生觉得有挑战，谁做谁知道，也正因为如此，才显出仿真的重要性。
另外，大家也分享了不少有趣的兼容设计案例，有些比较常见，另外一些光听听都觉得很刺激，遇到合适的案例，咱们再一起分析。
本期是开放性题目，没有标准答案，感谢大家的参与！
（以下内容选自部分网友答题）
文中这个单双die兼容确实有点太难了，平时遇到过的主要是不同IO电平的兼容，或者两种封装的兼容，共模电感并联0欧电阻兼容等等。
@ 杆
评分：3分
硬件要兼容不同光模块，然后光模块链路就要在接收端加一对电容
@ 神经蛙
评分：3分
1.DFN和SOP封装做兼容2.电平匹配兼容，3.3V/1.8V的IO电平兼容3.usb共模电感并联0欧电阻兼容设计
@ Sarah
评分：3分
1.usb共模电感并联0欧电阻兼容设计了，电阻与共模电感的焊盘几乎重叠放置2.有DP/eDP兼容设计
@ Wang
评分：3分
最近碰到过的有DP/eDP兼容设计，还有就是DP/USB-C兼容设计
@ Alan
评分：3分
兼容设计可多了，常见的封装兼容DFN和SOP封装做兼容设计，半成品模块的封装一个系列都需要兼容设计。电路上常见的通过电阻选贴兼容，如上一期的CLK等。电平匹配兼容，3.3V/1.8V的IO电平兼容。说一个以前排查比较久的项目是一个摄像头sensor的兼容设计，有一个出图效果总会有BUG，经过了软件硬件的联合排查，结果就是sensor的模拟供电电压2个稍微有点区别，在设计上其实都在电压域范围内的，但是因为这个电压的线经过了比较长的走线有压降，就会造成有一个sensor性能稳定，另外一个不稳定，经常出现花屏，条纹等奇怪的问题。
@ Mike
评分：3分
最常见的就是usb共模电感并联0欧电阻兼容设计了，电阻与共模电感的焊盘几乎重叠放置。
@ 涌
评分：3分
设计一个宽带低噪声射频放大器，要求在2G4GHz频段内，增益控制在7.5+/-0.2dB，。放大器指定为某品牌的某款双极晶体管，输出驻波比要求介于2.52.8之间，输入驻波比介于2.08.0之间，噪声系数（含匹配网络）要求小于0.7db。这算兼容性要求高么
@ Konstantin Erich Heisenberg
评分：3分
这个双DIE的问题我们测试板也碰到过，第一版直接到不了2400的速度，第二版又做了两个型号，一型颗粒直贴，速率终于达到了2400，另一型使用socket，速率依旧到不了2400，问题到现在解决不了，很是难搞！
@ 范国忠
评分：3分
单die和双die设计上也不一样，颗粒有三个脚定义不一样，不太好兼容设计
@ 梦路家
评分：3分
在公众号首页输入关键词：2024积分
来看看你有多少积分了~
扫码关注
微信号｜高速先生
