业界首个完整的40G UCIe IP全面解决方案,包括控制器、物理层和验证 IP，可实现异构和同构芯片之间的快速连接
新思科技40G UCIe PHY IP能够在同样的芯片尺寸和能效基础上，提供比UCIe规范高25%的带宽
集成了信号完整性监控器和可测试性功能从而提高多芯片系统封装的可靠性，并可在整个芯片生命周期内进行现场监控
新思科技40G UCIe IP基于经过硅验证的架构，能够在多种先进代工工艺中实现成功的互操作性
新思科技今日宣布，推出业界首个完整的UCIe IP全面解决方案，每引脚运行速度高达40 Gbps，以满足全球速度领先的人工智能数据中心对计算性能日益增长的要求。UCIe互连是裸片到裸片连接的行业标准，对于多裸片封装中的高带宽、低延迟裸片到裸片连接至关重要，助力当下人工智能数据中心系统中的更多数据在异构和同构裸片或芯片组之间高效传输。
新思科技40G UCIe IP支持有机基板和高密度先进封装技术，使开发者能够灵活地探索适合其需求的封装选项。新思科技40G UCIe IP的完整解决方案包括了物理层、控制器和验证IP，是新思科技全面、可扩展的多芯片系统设计解决方案的关键组成部分，可实现从早期架构探索到制造的快速异构集成。
新思科技发布业界首个完整的40G UCIe IP解决方案，彰显了新思科技对推动半导体创新领域的持续投入。新思科技对于UCIe联盟积极贡献，有助于新思科技提供强大的UCIe解决方案，帮助新思科技的客户成功开发并优化面向性能人工智能计算系统的多芯片系统设计。
Michael Posner
新思科技 IP产品管理副总裁
新思科技全新40G UCIe IP解决方案的领先性能包括
更简化的解决方案可简化IP集成：单参考时钟功能简化了时钟架构并优化了功耗。为便于使用和集成，该IP加快了裸片到裸片链路的初始化，无需加载固件。
芯片健康监测增强了多芯片系统封装的可靠性：为了确保芯片、裸片到裸片以及多芯片系统封装层面的可靠性，新思科技40G UCIe IP提供了测试和芯片生命周期管理（SLM）功能。此外，监控、测试和修复IP以及集成信号完整性监控器可实现从设计到现场的多芯片系统封装诊断和分析。
成功的生态系统互操作性：针对当前全新CPU 和GPU的片上互连需求，新思科技40G UCIe IP 支持业界广泛的芯片上互连结构，包括 AXI、CHI芯片到芯片、streaming、PCI Express和 CXL。为了实现成功的互操作性，该IP符合 UCIe1.1和2.0标准，新思科技作为UCIe联盟的积极成员，协助推动开发和推广以上标准。
预验证的设计参考流程：新思科技UCIe IP与新思科技的3DIC Compiler（一个统一的从探索到签收平台）的组合可用于新思科技的预验证设计参考流程，该流程包括所有必要的设计辅助工具，如自动布线流程、内插研究和信号完整性分析。
适用于多芯片系统设计的广泛IP解决方案：除了UCIe IP和高速SerDes，新思科技还提供HBM3和3DIO IP，以实现大容量存储器和3D封装。
上市时间和可用资源
新思科技40G UCIe IP将于2024年底推出，适用于多种晶圆代工厂及其工艺。扫描下方二维码了解更多关于 UCIe IP产品的更多信息。
