一、半导体相关行业术语
Foundry ：晶圆厂，专门从事芯片制造的厂家，例如台积电（TSMC），中芯国际（SMIC），联电（UMC）。对应的就是fabless，就是设计厂家，就是没有晶圆厂。Wafer：晶圆。Die ：晶圆切割后，单个芯片的晶圆，这个需要加上封装好的外壳才能能变成芯片。Chip：最后封装后的芯片。 
TAPEOUT(TO)流片，指提交最终GDSII文件给Foundry工厂做加工。foundry不是用GDSII文件来加工芯片的，真正接受GDSII文件的地方是maskshop。只不过现在随着工艺和设计越来越复杂，fab一般都要承担辅助客户做drc等等，以及fab为了流程顺利也都有自己固定合作的maskshop，所以目前大多数情况是design house把gds文件交给fab就不管了。其实经常做JDV的同学会发现，同一家fab给你的jdv网址可能每次不一样，并且不是他们公司的。上海这边常见的maskshop比如有上海光刻，杜邦等等。现在依然有些设计，design house是把gds数据交给maskshop的。MPW ：多项目晶圆，将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品。不过细分这个工艺包含的全部或部分metal stack的组合，例如同是一个90nm，A家是3层metal、B家是5层metal，C家是8层并且他家用了thick metal，D家用了mim电容，E家用了40V器件，等等这些都可以一起MPW。
FULL MASK：“全掩膜”的意思，即制造流程中的全部掩膜都为某个设计服务。Shuttle：就是MPW的时间，MPW的时间就是固定的，每个月或者每个季度有一次，有个很形象的翻译：班车，到点就走。SEAT：一个MPW的最小面积，就类似“班车”的座位，可以选择一个或者几个座位。简单来说，MPW就是和别的厂家共享一张掩模版，而FULL MASK则是独享一张掩膜版。如果芯片风险比较高，则可以先做MPW，测试没有问题，再做FULL MASK。主要的原因就是MASK（掩膜），比较贵，例如40nm的MASK大约在500万左右，而28nm的MASK大约在1000万左右，14nm的MASK大约在2500万左右。不同厂家有差异，这里只是说明MASK的成本比较高。如果芯片失败，则MASK的钱就打水漂了。所以先做一次MPW也是分散风险的方法。而MPW的问题就是，这个是按照面积来收钱的，例如在40nm的3mm4mm 大约50万人民币等等。一个SEAT就是3mm4mm。如果超过这个面积，就要额外收费。所以大芯片，是不合适做MPW的，如果是120mm2那需要10个SEAT，那么和整个MASK费用就一样了。这种情况做MPW就不合适了，所以从成本上来说是综合考量的一件事情。我们先来看一个fab厂的工作岗位类别和工作体验:
Fab<vendor<IDM<fabless。
Fab当然是最辛苦的，机台24小时不间断运行，同行竞争压力大，客户传递的压力也很大。
Fab里的工作体验大概排名如下：MFG。
Fab里的从业者什么专业的都有，核心工程师种类有：
(1)Litho (2)Etch (3)Thin Film (4)Diff 制造部，设备工程师和工艺工程师要上夜班，所以说这三个岗位是最辛苦的。制造部的工程师出路很窄，除了各个Fab之间相互跳，另外一条路就是去其他部门当助理工程师，再升为普通工程师。研发工程师现在都是招聘博士，优秀硕士也会发offer。研发工程师会接触到最新技术，所以技术含量最高，但是压力也会很大。工艺整合工程师是一个fab的核心成员，负责所有工艺的整合，总体来说，PIE的知识储备和技能要求比PE更高，在Fab里面的地位和待遇要比PE更高，更好。良率工程师主要负责分析wafer制造过程中defect来源情况，最终目标是提升产品良率，主要分析各种测试数据，从中找到异常点。良率工程师的职责看起来挺复杂，但是工作久了就会发现，80%的问题一直重复，只要按照SOP来就行，很多情况下都是重复的。质量、品质工程师也是Fab中重要的岗位，主要职责是保证制程的稳定性和芯片的可靠性。QE在Fab里工作压力不是很大，但权力很大，可以highlight很多部门，算是一个很爽的岗位。制造部的主要职责是run货，在Fab里面属于体力劳动，长时间待在无尘室，需要倒班，待遇也是比较低的。可以预测，在不久的将来，由于人工智能、机器人和自动化，制造部的员工可能会面临失业。设备工程师是Fab里面比较辛苦的，设备出了问题，一般都会call设备工程师，设备工程师的主要职责就是保证设备持续、稳定运行，日常工作有设备的PM，也就是维修保养。当然设备工程师的待遇也不是非常好，而且需要倒夜班，辛苦，但技术含量较高，需要深入了解机台运行原理和基本操作。失效分析工程师主要是利用基本的理化表征仪器对芯片的微观物理结构和成分进行表征，涉及的方法有扫描电镜，透射电镜，XRD，元素分析等等。失效分析工程师工作压力不大，工作内容会一直重复，一般追求安逸的女生很多。厂务工程师主要负责sub-fab中的各种物料的供应以及污水废气的处理；产品工程师主要职责是帮助Fab找到具体的yield loss root cause，提高良率，需要分析各种数据，撰写分析报告。有的Fab中，产品工程师不受重视，很多职责分担到PIE身上。客户工程师主要职责是和客户打交道，充当contact window角色，把客户的问题和需求传递到Fab中。单看fab厂的工作环境、薪资情况等，相比较材料本身真的是好太多了，年薪的涨幅靠着半导体行业的红利，连续三年涨幅达25%；但是也有很多fab人，因为长期加班、倒班等原因，从而跑路去了IC验证、后端等，fab厂的加班、地点偏远、涨幅薪资等确实相比较IC设计来说差距很大，但是相比较材料就业来说，比上不足比下有余！design house（芯片设计公司，类似海思、紫光等）的薪资待遇比较高一些，但是材料类专业不好进，毕竟design house主要岗位是设计，不会设计进去了也是做辅助岗位。FAB（芯片代工厂，例如题主说的长江存储、大连intel，台湾的台联电，韩国的三星，上海的中芯之类）的话，从待遇来说，以前的薪资待遇比design house差蛮大，但是近两年，至少我司的博士待遇开始追上了了，拉开硕士好大一截，例如我现在都做到基层小老板了，工资还比不上今年入职的985博士……从专业来说，FAB的TD PIE/PE是核心岗位，但是对专业的需求匹配度却没有很高，只要稍微沾边就都可以，我同事里做化学、化工、生物的啥都有，但是相对来说，如果学过半导体物理、固体物理，出生于材料专业的话，在TD PIE（研发工艺整合工程师）的岗位是会有比较好的优势，因为在概念上会有一些感觉，这些感觉对处理case改进process很有帮助，当然，也可以直接去做TD PE（研发工艺工程师）中的TF（薄膜生长）或DIFF（扩散，负责离子注入、ALD生长之类）岗位，这个就非常专业对口了，但是会比较累，需要经常进FAB。
个人推荐PIE，毕竟我自己本身是做PIE，PIE的话才会是project owner。至于说是不是归宿，这就看个人了。不过我个人的看法是，在目前这个国际背景和国家政策下，未来这几年（至少可以预见的十年内），半导体行业（尤其是设备、FAB，我们不缺厉害的design house）一直会是国家的扶持重点，无论在行业发展前景还是薪资待遇（尤其是博士）方面，应该都会有比较好的前途。首先是从业难度。半导体行业属于高精尖的行业，说它高精尖，是因为半导体几乎涵盖了数理化所有可能涉及到的知识，无论是各种各样物理化学反应，光学原理，热反应，物理化学成膜，这些都是在极其微观的世界发生。或是数理统计分析，从搜集到的各种产品特性数值，设备参数，流片状态，厂务供给等等你想到的任何可能相关的大量数据中，利用复杂的数据分析工具，找出问题真正的根本原因。以上这些无疑都要求从业人员需要大量的专业知识储备和严谨的逻辑思维。同时半导体工艺极其复杂，一块存储芯片要经过几百道乃至上千道的工艺处理，任何一个过程的任何一个细节的错误都有可能导致最终产品的缺陷，而从发现缺陷到调查工艺过程的异常点，面对上千道复杂的工艺过程，往往无从下手。第二是半导体毕竟是具备制造业属性，设备不运转就是在亏钱，所以所有的半导体fab都是24小时不停的生产，机器只要在运转，就有发生问题的几率，所以干半导体就要随时被on call，想象下你白天累了一天，晚上满身疲惫回来好不容易洗个热水澡准备美美睡一觉，突然电话响起要你去现场支援，你这时候想哭不？试想一下，大年初一晚上跟家里人打着麻将突然被一通电话弄的紧急往公司赶。第三是人与人的相处。半导体工艺复杂，部门众多，PIE，PE，YE，EE，ME以及一些online 检测部门，常常因为一些issue扯皮，大小会议不断。出现的issue往往也是多个部门都有可能造成，但是每个人基本上只了解自己部门的工艺，讨论时经常鸡同鸭讲，难以达成统一的结论。遇到脾气不好的同事或者共情心差一点的，拍桌子也是有可能发生的事！上下级的关系也是一个难以捉摸的门道，尤其在中国的企业或者遇到韩国台湾的上级，大概率更难相处。这里我建议只要做到为人坦荡真诚，其实也不用畏惧啥。第四是一些其他较小的因素，例如工资的倒挂，工作单位地理位置偏僻，外企对语言的要求，身体健康的考虑等等都有可能是压死骆驼的最后一根稻草。
说明：文章中素材来源于网络，版权属于原作者，文章转自半导体全解，感谢知乎网友“荆溪湛然”“通灵宝玉”“火车驶向云外”“Semika”的热心分享！
