还可以看下CW32的M0+的时钟树。
系统内部时钟 SysClk 经过分频为 CPU 内核提供高级高性能总线时钟 HCLK,HCLK 时钟经过分频为数字及模拟外设提供高级外设时钟 PCLK。
也有四个时钟

这一看就简单多了

也是支持两个输入模式,当我们使用F4的时候就可以把时钟给它
外部时钟输入模式下,外部时钟从 OSC_IN 引脚输入,OSC_OUT 引脚可以作为通用 GPIO 使用。输入的时钟信 可以是方波、正弦波或者三角波,占空比必须在 40% ~ 60% 之间,频率在 1 ~ 32MHz 之间。片内外设一般都需要有配置时钟和工作时钟,配置时钟用来响应 CPU 对外设寄存器的读写操作,工作时钟用于 各外设的功能实现(如 UART 的传输时钟,定时器的计数时钟等)。在使用外设前都必须打开外设的配置时钟和工作时钟,否则外设无法工作。通过设置 AHB 外设时钟使能控制寄 存器 SYSCTRL_AHBEN、APB 外设时钟使能控制寄存器 SYSCTRL_APBEN1 和 SYSCTRL_APBEN2 的对应位为 1,打开对应外设的配置时钟和工作时钟。RTC、UART、FLASH 等外设只打开配置时钟,工作时钟通过各模块的时钟源选择寄存器进行配置。当外设不需要使用时,通过关闭外设的配置时钟和工作时钟禁止外设,能有效降低芯片功耗。
时钟的启动过程

CW32L010 支持将内部各种时钟信号输出到外部引脚。用户可利用该功能对当前系统的 CPU 运行频率、系统总 线频率、外设工作频率等进行测量- PCLK_OUT 引脚:输出 PCLK 时钟信号。
- MCO_OUT 引脚:预分频器进行分频(有效分频系数为 1、2、8、64、128、256、512、1024),以便低带宽仪表能准确测量 输出 HCLK/PCLK/HSIOSC/LSI/HSE/LSE 时钟信号,时钟输出到 MCO_OUT 引脚前可通过信号。

控制起来也是小清新

这个ADC也是PCLK进来的,可以到2M的采样率

牛的