事实证明，与单片 SoC 和 PCB 相比，小芯片和先进封装在电信号通过互连时保持电信号的质量和可靠性更具挑战性。
信号完整性是所有芯片和系统的基本要求，但由于反射、损耗、串扰、工艺变化以及各种类型的噪声和物理效应，对于小芯片来说，它变得更加困难。电信号需要在正确的时间、波形形状和一致的电压电平到达目的地。这在单片芯片中已经够难了，但在高级封装中，它呈现出一个全新的维度。
小芯片设计的独特挑战
“与传统的单片设计相比，基于小芯片的半导体设计或系统级封装带来了独特的挑战，尤其是在信号完整性方面，”Cadence SSG 产品营销总监 Mayank Bhatnagar 指出。“虽然单片设计中的信号更短且更可预测，但基于小芯片的设计具有跨基板或先进封装（如中介层和桥接器）的晶粒间连接。这些跨越材料边界的较长路径会引入阻抗失配、信号衰减和串扰。集中在单片设计中的功率传输也变得更加复杂，需要仔细缓解多个小芯片的噪声。”
虽然填充了小芯片的先进封装比单片 SoC 有更多的工作区域，但这并不能解决信号完整性问题。“一方面，在小芯片中，所有走线都封装得更加紧密，这导致串扰明显增加，”Fraunhofer IIS 自适应系统工程部高效电子负责人 Andy Heinig 说。“另一方面，为电源分配了更多的空间，为信号走线留出的空间更小。”
小芯片的信号完整性与单片芯片主要有两个不同之处。“首先，接口本身将推动对 die-to-die （D2D） 接口的要求，需要为该接口量身定制，”Arm 研究员兼系统集成和开发高级总监 Javier DeLaCruz 说。“其次，为 die-to-die 接口添加中介层和额外的封装层将对非 die-to-die 信号产生影响，它们将需要遍历中介层和额外的封装层。”
信号完整性的复杂性
随着数据速率的提高、特征尺寸的不断缩小，以及在不同节点和不同尺寸开发的小芯片被添加到某种类型的衬底上，并且通常以定制配置集成到某种类型的高级封装中，这些问题变得更加难以管理。虽然信号完整性分析已经存在了几十年，但由于 Die-to-Die 连接的数量大幅增加，它很快就会变得笨拙。其他需要考虑的因素包括阻抗匹配、信号衰减和时序约束，以确保小芯片之间的可靠通信。
“当你离开芯片时，这些是极高速的连接，”Ansys 产品营销总监 Marc Swinnen 说。“这些是将芯片连接在一起的 SerDes，这些通道——即使它们名义上在彼此之间来回发送数字数据——在很大程度上是模拟电路。在它们运行的极高速下，它们需要完整的电磁 （EM） 建模来计算它们。这意味着它不仅仅是 RC（电阻/电容），还有电阻、电感和电容 （RLC）。而且存在互自感，因此由于速度很高，您需要对中介层上的信号进行完整的 EM 建模。射频设计人员多年来一直熟悉这一点，但对于大多数数字设计人员来说，这是一个新概念。他们必须进入 EM，而且它是模拟的。”
TSV 和凸块也需要为小芯片建模。“在较低的速度下，这些凸块和 TSV 只是一个电阻或电容，”Swinnen 说。“但在更高的速度下，需要 EM 建模。TSMC 必须为其 N3 中的硅通孔开发一个 RLC 模型，这意味着即使是垂直连接也必须为此进行电磁建模。这是最大的区别，以及现在的容量，因为你必须确定你的路径——离开一个芯片，可能撞到多个芯片，穿过中介层，如果是 I/O 信号，甚至到达封装。你需要能够跨多个芯片和一个中介层对整个信号路径从头到尾进行建模。这是电磁学和信号完整性的主要问题。然后，如果你想做这条路径，你必须为较低的速度或片上通信做很好的老式 RC。”
PCB 的相似之处和不同之处
芯片设计团队今天面临的许多多晶粒和小芯片问题与他们在 PCB 上看到的相似。甚至有些语言也是一样的。但是这些问题正变得越来越复杂，并且越来越难以在高级封装级别的多个小芯片中解决。
“PCB 设计必须将内存和 CPU 以及各种单独的组件集成在一起，而用于 PCB 设计的工具使您能够以所需的速度进行分析，”Synopsys 技术产品管理总监 Keith Lanier 说。“当然，PCB 的尺寸要大得多。所以这确实是一个规模差异，这就是当我们进入多晶粒的新方向时，当我们开始研究中介层所需的 IC 布线样式或用于晶圆到晶圆键合的嵌入式桥接时，所有这些互连类型都不是 PCB 设计上的互连类型。有 C4 凸点和类似的东西，你仍然必须处理这些。但你还必须处理可能来自现实世界并一直连接到 PCB，然后进入更大系统的信号，以及从一个晶粒到晶粒的所有互连。人们希望未来成为现实的整个小芯片生态系统必须有更多的标准。但问题是，'需要什么工具来从信号完整性的角度来看待这些多晶粒系统的互连，以及电源完整性的设计？您需要考虑到电源驱动热量，而热量会对这些多晶粒系统和小芯片设计产生许多不同的影响。”
小芯片效应
信号完整性挑战也可能因应用而有很大差异。“在单片设计中，信号完整性过去是由 PCB 端的另一组人员完成的，他们完善了这一技术，”Siemens Digital Industries Software 的产品专家 Subramanian Lalgudi 说。“他们希望如何签署合规性有一个过程。今天，对于小芯片，有不同的协议 — UCIe、MIPI、SATA。如果您是正在设计收发器的芯片设计人员，或者您是像 HP 这样的董事会成员，或者其他人正在设计电路板，或者您是一家中继器公司，试图将其放大并发送到某个对象，那么这个过程是明确的。关于发射器要求的合规性，标准已经发展。但是，中继器要求的合规性是什么？接收器的合规性要求是什么，无论是串行标准还是并行标准？串行是点对点的。并行基本上是那里的 DDR 应用，但 PCB 中每个比特的能量都相当高，因此他们可以承受。这是一个更大的表面积，等等。”
当芯片是单片芯片时，只有专有的考虑。“没有标准化，”Lalgudi 说。“当小芯片出现的那一刻，他们需要进行静态时序分析，这是一项时钟到时钟的任务，确保所有位在它可以锁定并执行该任务之前按时到达。有一个设置时间。有一个保持时间。这曾经被称为静态时序分析，但当他们引入小芯片时，情况发生了变化。小芯片人员或生产者可能与集成它们的人不同。英特尔和 AMD 已经证明了这一点。英特尔已经采用了 FPGA 设计，他们可以混合和匹配东西。他们可以在一个技术节点上使用处理器，也可以在较旧的技术节点上使用小芯片。这是有益的，因为现在他们可以专注于他们真正擅长的事情。”
解决挑战的关键
解决这些挑战的关键是将问题分解为不同的层次。“如果你处于早期探索阶段，你可能没有一套完整的设计规则，”Synopsys 的 Lanier 说。“但你仍然需要能够做出一定的权衡，进行可行性研究、探索，并能够了解如何在系统内使用这些小芯片，并以某种方式进行配置，使晶粒到晶粒的连接足够短，从而为您提供处理工作负载的速度。您必须确保供电网络的设计能够满足您的电源目标。与此同时，您必须确保热界面材料、所有不同的组件（不仅仅是晶粒，还有这些晶粒的实际组装）仍然能够满足晶粒的最高温度，以及您可能必须通过系统面对的整个光谱和角落的最高工作温度。实际上，设计的复杂性和设计的速度对于确保这些工具可用以支持它们变得越来越重要。”
行业进展与未来方向
该行业正在多个领域取得进步，以解决这些复杂性并提高可预测性。“硅中介层和扇出设计等封装技术正在减少信号损失并提高互连性能，”Cadence 的 Bhatnagar 说。“UCIe 等标准化接口正在简化晶粒间通信，而机器学习正在实现更快的 SI 分析和预测建模。改进的材料和与混合键合等技术的 3D 集成通过减少互连距离和损耗进一步提高 SI 性能。此外，下一代 EDA 工具正在将 SI、PI 和热分析集成到一个统一的框架中，从而缩短迭代周期并提高准确性。高速接口现在采用了先进的均衡技术，以减少封装或互连中的损耗。封装、互连标准和仿真技术的这些进步正在稳步使这些挑战更具可预测性和可解决性。”
尽管如此，挑战依然存在且不容小觑。Bhatnagar 指出：“相较于单片架构的统一时序域，小芯片系统在小芯片之间面临的工艺变化更为显著，同时衬底诱导的偏斜现象也更为突出，这使得时序收敛的难度大幅增加。” 不过，单片架构和小芯片系统在信号完整性（SI）方面也面临着诸多共同挑战，例如都需要强大的仿真工具、材料效应分析，以及在工艺、温度和电压变化下的可靠性测试。在两种情况下，信号完整性（SI）与电源完整性（PI）的紧密集成对于有效管理噪声对信号性能的影响都至关重要。
一些现有的方法已经逐渐显露出其局限性。“到目前为止，信号走线通常是根据既定规则进行路由的，”Fraunhofer 的 Heinig 说，“这种方法虽然能够在一定程度上增强设计的可靠性，但却会消耗大量资源。随着技术的发展，这种方法将不再适用。未来，我们需要在所有设计步骤中对电源和信号走线进行持续、统一的规划，从系统分区到布局的每一个环节都需要涵盖在内，这无疑将需要更多的仿真来提供支持。”
结论
如今，PCB 设计中用于系统级信号完整性分析的工具和方法正逐渐应用于小芯片设计领域。EDA 行业在信号完整性分析方面已积累了 40 多年的经验，但这些技术现在必须拓展至小芯片级别。用于信号完整性分析的一些关键工具和技术包括：用于可视化信号质量的眼图、电磁仿真、数字信号的静态时序分析，以及针对高速互连的全波 3D 电磁（EM）建模。在此背景下，小芯片的信号完整性验证主要涉及分析通过互连通道在收发器和接收器之间传输的信号行为，确保其符合新兴的小芯片接口标准。
随着越来越多的公司致力于开发商业小芯片市场，这些问题将有望分阶段得到解决。起点可能会借助现有的工具，同时逐步增加特性和功能，以逐步攻克小芯片中的信号、电源和热完整性问题。
本文译自SEMIENGINEERING：信号完整性在 Chiplet 设计中起着越来越重要的作用
