台积电推出下一代 A14 工艺

在本周的北美技术研讨会上，台积电公布了一份异常详细的路线图，包括用于高性能计算的 3D-IC 和用于 AR/VR 眼镜的小型、极低功耗芯片的未来架构，以及晶圆上的系统的两种实现。

台积电推出了下一代工艺节点尖端逻辑制程技术 A14，A14 代表了台积电行业领先的 N2 工艺的重大进步，旨在通过提供更快的计算和更高的能效来推动 AI 转型。它还有望通过改进智能手机的板载 AI 功能来增强智能手机，使其更加智能。目前 A14 开发计划于 2028 年投产，进展顺利，良率表现提前。

与即将在今年晚些时候进入量产的 N2 工艺相比，A14 将在相同功率下提供高达 15% 的速度提升，或在相同速度下提供高达 30% 的功率降低，同时逻辑密度增加 20% 以上。利用 公司在纳米片晶体管设计技术协同优化方面的经验，台积电还将其台积电 NanoFlex™ 标准单元架构发展为 NanoFlex™ Pro，以实现更高的性能、能效和设计灵活性。

图 1：TSMC 未来的封装和堆叠路线图。来源：台积电

图 2：TSMC 的工艺技术路线图。来源：台积电

除了 A14，台积电还推出了新的逻辑、专用、先进封装和 3D 芯片堆叠技术，每一项都为 高性能计算 （HPC）、智能手机、汽车和物联网 （IoT） 的广泛技术平台做出了贡献。这些产品旨在为客户提供一整套互连技术，以推动其产品创新。他们包括：

新的射频平台 N4C RF

台积电还推出了N4C RF，这是一款适用于智能手机的射频平台，可减少30%的面积和功耗，以支持未来的AI驱动无线标准，如WiFi 8。该平台计划于2026年第一季度进入风险生产。

汽车领域的技术认证

台积电宣布其N3A工艺即将在汽车领域获得ADAS和AV应用的认证。此外，N6e和即将推出的N4e工艺将支持超低功耗物联网AI设备。

高性能计算技术

台积电继续推进其衬底晶圆上芯片（CoWoS®）技术，以满足AI对更多逻辑和高带宽内存（HBM）的需求。该公司计划在2027年将9.5个标线大小的CoWoS投入量产，从而将12个HBM堆栈或更多堆栈与台积电领先的逻辑技术集成到一个封装中。此外，台积电还推出了基于CoWoS的产品SoW-X，计划于2027年量产，其计算能力是当前CoWoS解决方案的40倍。

物联网技术

随着日常电子产品和电器采用AI功能，物联网应用正在承担更多的计算任务，同时保持有限的电池供电预算。台积电的超低功耗N6e工艺现已投入生产，而即将推出的N4e工艺将继续推动未来边缘AI的能效极限。

EDA公司的支持

领先的EDA公司也宣布了对台积电即将推出的平台的支持：

• Ansys：用于A16的电源完整性、电迁移和电热多物理场平台，以及用于5nm和3nm工艺的电磁分析解决方案。
• Cadence：面向A16和N2P的数字、定制/模拟设计和散热分析解决方案，以及用于N2P的DDR5 12.8G IP和基于N3工艺的DDR5 12.8Gbps MRDIMM Gen2内存IP系统解决方案。
• Siemens：用于N2P和A16的物理验证、SPICE和变化感知验证工具。
• Synopsys：用于A16和N2P的数字和模拟设计流程，以及用于N2/N2P的接口和基础IP。

台积电董事长兼执行长魏C.C.博士表示：“我们的客户不断展望未来，而台积电的技术领先地位和卓越的制造能力为他们提供了可靠的创新路线图。台积电的A14等尖端逻辑技术是连接物理世界和数字世界的全面解决方案套件的一部分，以释放我们客户的创新能力，推动AI的未来。”