答题 | 深度揭秘,阻抗测试那些你所不知道的内幕

高速先生 2021-07-09 17:12


上期话题

深度揭秘,阻抗测试那些你所不知道的内幕

(戳标题,即可查看上期文章回顾)


为什么阻抗测试范围不能是整个线路段而是30%(50%)~70%段呢?



本期的问题大部分回答都比较精准,考虑到这个标准或者方法都是比较早了,当时的测试手段也是比较少,尤其是测试探头的影响,选择不同的探头对前端测试结果的影响确实会比较大,另外阻抗Coupon条的末端是开路状态,我们都知道开路意味着阻抗无穷大,所以末端阻抗会被拉高,影响实际的阻抗值,而中间部分的阻抗经过一定的时间会相对平稳,最终为了测试的精确性考虑,采用了中间相对波动少的部分进行阻抗的平均取值。


接下来我们还会对不同探头对阻抗的影响以及阻抗Coupon条的要求做一些基础性的讲解,希望大家继续关注,谢谢!



(以下内容选自部分网友答题)

影响TDR测试仪的测试结果的准确性有诸多的因素。比如测试中的参考阻抗的精度,阶跃信号的响应能力,采样头的性能好坏,还有连接线的好坏等等。
测试时取中间一个区间,是因为在前端和后端会受到探头或者开路的影响,是为了避开Launch区域以及反射区域的影响。 

@ 杆

评分:3分

主要是首端探头与过孔接触不可避免会造成阻抗不连续,而仪器校准也没法将接触点的阻抗不连续校掉,末端开路阻抗很高,对末端阻抗也会有影响,所以取这个区间的测试是合理的

@ 两处闲愁

评分:3分

个人觉得甚至30%的起测点都该改了。其实通过一些并不复杂的技巧,tdr launch的振荡可以大幅度降低

@ Sherman C.

评分:2分

测试阻抗的步骤:1.对TDR仪器和线缆进行校准。2.待测板放入夹具。3.根据规格书对测试的说明(差分或单端,阻抗值和误差,测试位置),调节探头到合适脚距,力度适中地(轻或重数值差异较大)点到测试点上。4.待屏幕上波形抖动消失并稳定后,使校准点时刻放在最左边为0%,开路上升到200欧的时刻放最右边为100%,调节光标A、B分别50和70%,记下AB区间平均值。通过理一理知道了,选取50-70是为了减小阻抗突变对波形的影响,跟线缆和探头没关系。信号刚进入时水土不服,上蹦下跳,打东骂西。离开时藕断丝连,难舍难分,泪流满面。 

@ 山水江南

评分:3分

测试点所在的一端接着测试仪及引线,相当于一个容性、感性负载,阻抗从0到50不断变化的一个过程。另一端悬空,阻抗无穷大。阻抗测试范围如果是整个线路段无法测试且无意义。30%(50%)~70%段是一个折中的结果。

@  

评分:3分

是为了消除测试工具和焊盘接触的影响,因为接触点的物抗也会突变,除非用背砖处理下

@  moody

评分:2分

最关键是TDR的原理是抓取反射波从而计算反射系数才得到的阻抗,所以在首尾两端连接点和开路点反射最大,这样就会造成反射波产生多次反射震荡,就会影响接触点位置的阻抗抖动,接触点附近的阻抗没有参考意义;反之,远端开路反射无穷大,反射波和辐射最大,所以失真可能性很大,因此折中参考中间位置,另外要考虑的直流电阻效应,如果走线过长或者线细,尾端的偏移量会急剧上升,尾端数据也会不可信! 

@  ٩(๑´0`๑)۶习惯

评分:3分

阻抗测试需要对有阻抗要求的所有走线层进行测试。选取中间一段的测量结果是为了防止末端开路和probe接触区域阻抗不连续对测量结果的影响。尤其是对于内层走线,必然有过孔换层,一方面板厂不会对过孔的阻抗进行专门优化,另一方面也不会用背钻去消除stub,而这两点都会对测试曲线产生较大的影响。 

@  绝对零度

评分:3分

ipc取30%~70%,也就是说,初期和末期的30%被过滤掉了,阻抗条是具有一定长度的独立走线,源端和终端都是开路悬空,阻抗是无穷大。(所以阻抗测试的末期,阻抗曲线上升到很高)。intel的50~70跟ipc的30~70差不多 

@  欧阳

评分:3分

1.取50%~70%区间的值是为了消除探头触点以及末端走线开路对走线真正阻抗的影响。
2.阻抗coupon为了连通不同层的走线,通常两端都是有测试孔的,而这些孔都是不控制阻抗的。取50%~70%区间的值也能消除孔对走线真正阻抗的影响 

@  Ben

评分:3分

两边30%的区域受过孔影响,而且板的层压偏差也会导致线路不均,这应该是其中之一的因素,还有什么不太清楚了

@  Loro

评分:2分

如何看2021积分排行榜:

在主页输入关键词:2021积分



回复数字获取往期文章。(向上滑阅览)

回复36→高速串行之S参数系列

回复35→高速串行之编码系列

回复34→高速串行之S参数-连接器系列

回复33→高速串行简史系列

回复32→电源系列(下)

回复31→电源系列(上)

回复30→DDR系列(下)

回复29→DDR系列(上)

回复28→层叠系列(下)

回复27→层叠系列(上)

回复26→拓扑和端接系列(下)

回复25→拓扑和端接系列(上)

回复24→反射详解系列文章

回复23→阻抗系列(下)

回复22→阻抗系列(中)

回复21→阻抗系列(上)

回复20→绕线与时序

回复19→SERDES与CDR系列

回复18→既等长,为何不等时系列

回复17→cadence等长处理&规则设置

回复16→DDR时序学习笔记系列

回复15→串行系列

回复14→DDR信号完整性仿真介绍系列

回复13→PCB设计技巧分享一二

回复12→高速设计三座大山

回复11→PCB设计十大误区-绕不完的等长系列

回复10→PCB设计十大误区三

回复09→DDRX系列

回复08→高速串行系列

回复07→设计先生之回流设计系列

回复06→略谈Allegro Pcb Design 小技巧

回复05→PCB设计十大误区一二

回复04→微带线系列

回复03→抽丝剥茧系列

回复02→串扰探秘系列

回复01→案例分享系列


扫码关注

微信号|高速先生

高速先生 一博科技自媒体,用浅显易懂的方式讲述高速设计,有“工程师掌上图书馆”之美称,随时随地为网友解答高速设计技术问题。
评论 (0)
热门推荐
X
广告
我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦