国产EDA深度报告

EETOP 2021-08-24 12:00

EDA是国内半导体产业的“卡脖子”环节之一,本系列深度专题报告旨在系统梳理EDA行业基本情况以及海内外公司的产品和优劣势对比,同时提出国内EDA行业发展的破局之策,最后亦深度梳理了30余家国产EDA公司现状及行业估值的探讨,我们认为随着摩尔定律的延续以及后摩尔时代的新兴技术形态的出现,叠加国内半导体产业克服“卡脖子”技术的迫切需求,国产EDA有望在国内半导体产业链上下游通力合作下迎黄金时代,能提供优质点工具或具有产品平台化整合潜力的国内EDA公司可能破局。


1EDA是电子设计的基石产业。EDA工具贯穿电子设计的多个环节,覆盖的环节包括数字芯片设计、模拟设计、平板显示电路设计、晶圆制造、封装测试、系统模拟和仿真等;从市场规模看,百亿EDA市场构筑整个电子产业的根基,支撑起万亿的电子产业;EDA工具本质上是电子设计方法学和设计流程的载体,助力电子设计实现自动化、程序化、AI化、最优化;从主要设计类EDA工具看,数字设计EDA的核心环节是逻辑综合和布局布线,模拟设计EDA的自动化程度低于数字设计,更依赖工程师经验,另外平板显示类EDA是面向面板厂商的EDA细分领域工具。


2、后摩尔时代EDA需求更加强劲,国内EDA需求快速成长。EDA行业属于技术、资金、人才密集型行业,技术壁垒高,研发投入大,目前人才极度不平衡,国内从业人员多供职于海外主要的EDA厂商,国内EDA企业人才短缺;从历史看,行业需求的推动力来源于摩尔定律的不断推进,同时步入后摩尔时代,新兴技术形态如3D IC、Chiplets、SiP等亦需要EDA的大力支持,未来将成为在后摩尔时代EDA需求的持续推动力;行业趋势方面,EDA与云计算、AI以及IP等的结合将成为行业后续发展的重要趋势;从国内市场需求看,海外巨头在中国大陆地区的EDA销售额保持稳健成长,我们认为随着国内半导体产业的快速发展以及半导体产业自主化进程加快,国内的EDA需求亦将步入快速成长期。


3、海外EDA巨头产品全流程,各有强势工具,行业格局呈现寡头垄断。全球前三大EDA厂商占据近70%的市场份额,而且巨头的成长史就是一部企业并购史,竞争力不断加强;主流工具对比方面,海外三巨头Synopsys、Cadence、Simens EDA三家均有数字/模拟全流程设计工具,前端设计综合工具中Synopsys市场份额最高,其次是Cadence;后端设计布局布线工具Synopsys和Cadence占有主要份额;模拟和混合信号设计工具Cadence处于领先地位,同时Cadence在系统仿真工具方面亦具有较大优势;Simens EDA在晶圆制造类和物理验证类工具具有较强竞争优势。整体来看,Synopsys的EDA、IP及软件安全业务协同发展,Cadence强项主要在模拟设计和PCB工具,Simens EDA强项则是物理验证、制造和封装类工具。另外,Ansys聚焦工程仿真类工具,系全球工程仿真软件领先供应商,Silvaco深耕晶圆制造类EDA工具,Zuken则球封装及板级PCB工具的领先供应商。


4、国内EDA聚焦点工具为主,多点布局,生态逐渐形成,国产EDA迎黄金时代。近年贸易摩擦背景下,EDA在产业内的关注度越来越高,国产替代的需求愈加强烈,从现状来看,在生产制造、模拟和数字领域均有国内EDA公司在布局,同时国内EDA公司对全流程的数字电路和先进工艺等支持不足,除了华大九天在模拟电路和平板显示方面可以做到全流程工具支持外,其他的厂商多是以提供点工具为主,国产工具在先进制程方面的短板亦较为明显。国内EDA发展思路主要有三,其一是新应用领域催生的EDA工具的创新机会,譬如AI芯片前端设计领域,其二是具有强大资本实力和技术储备的国产EDA公司可全力攻克前端综合和后端设计等“硬骨头”环节,但是同时需要产业生态的协同合作,其三是从EDA细分领域突破,打造最强点工具,EDA整个版图中,仿真和验证类工具具有一定的独立性,因此仿真和验证类工具可成为重要突破口。我们深度梳理了各环节工具的国内EDA公司,多点布局下,国内EDA生态逐渐形成,国产EDA迎黄金时代。 


5、国产EDA公司深度梳理。国内EDA公司经过发展起伏期,已经逐渐进入正轨,社会资本和国家政策双重激励下,以及当前国产替代的产业环境中,半导体全产业链有望协同发展,共同支持和打造全流程的国产化EDA工具,从海外EDA行业的发展路径看,EDA的发展需要半导体行业制造、设计、封装等各个环节的协同合作,方能打造出完善的全流程EDA工具链。我们认为,国产EDA行业已经步入黄金发展期,各个细分环节工具厂商如雨后春笋般兴起,并逐渐完善国内EDA生态;估值方面,海外龙头EDA公司股价走出了长牛趋势,即使行业格局稳固下保持了较高的估值,同时国内EDA公司处于快速成长的国产替代市场需求环境中且收入体量尚远低于海外龙头公司,未来具有较大的成长空间。我们梳理国内EDA公司如下:


1)模拟设计类:模拟以及平板显示设计环节具有全流程EDA工具能力的华大九天、寄生参数提取及Signoff平台工具提供商行芯科技

2)数字设计类:数字后端设计布局布线产品提供商鸿芯微纳和立芯软件、数字设计ECO工具提供商芯行纪、数字前端验证和仿真等工具提供商芯华章汤谷智能、前端开发环境工具提供商九霄智能若贝、数字前端形式验证工具提供商阿卡思微、形式验证和数字设计ECO工具提供商奇捷科技等;

3)射频类:芯和半导体九同方等;

4)晶圆制造类:器件建模及仿真工具领域的概伦电子、良率管理及电性测量领域的广立微、TCAD工具领域的珂晶达鸿之微、良率优化和OPC工具提供商东方晶源全芯智造等;

5)封装测试类:芯和半导体等;

6)系统类:原型验证领域的思尔芯、硬件加速领域的亚科鸿禹英诺达、PCB工具厂商立创、电子电气设计自动化和管理方案提供商奥肯思等;

7)电磁热工程仿真类:芯瑞微飞谱电子芯和半导体等;

8)集成电路分析和设计服务:芯愿景等;

9)布局多家EDA公司的控股型公司:国微控股(港股上市)





一、EDA是电子设计的基石产业


1、EDA覆盖电子系统设计的全环节


电子设计自动化(Electronic Design Automation,EDA)技术是指包括电路系统设计、系统仿真、设计综合、PCB版图设计和制版的一整套自动化流程。随着计算机、集成电路和电子设计技术的高速发展,EDA技术历经计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程设计(CAE)等发展历程,已经成为电子信息产业的支柱产业。


EDA
产品线繁多,根据EDA工具的应用场景不同,可以将EDA工具分为数字设计类、模拟设计类、晶圆制造类、封装类、系统类等五大类,其中系统类又可以细分为PCB、平板显示设计工具、系统仿真及原型验证和CPLD/FPGA设计工具等。

数字设计类工具主要是面向数字芯片设计的工具,是一系列流程化点工具的集合,包括功能和指标定义、架构设计、RTL编辑、功能仿真、逻辑综合、静态时序仿真(Static Timing AnalysisSTA)、形式验证等工具。

模拟设计类工具主要面向模拟芯片的设计工具,包括版图设计与编辑、电路仿真、版图验证、库特征提取、射频设计解决方案等产品线。

晶圆制造类工具主要是面向晶圆厂/代工厂的设计工具,该类工具主要是协助晶圆厂开发工艺并且实现器件建模和仿真等功能,同时也是生成PDK的重要工具,而PDK又是作为晶圆厂和设计厂商的重要桥梁的作用,因此可见EDA工具和工艺绑定紧密,并且随着摩尔定律的推进需不断升级迭代。晶圆制造类工具包括器件建模、工艺和器件仿真(TCAD)、PDK开发与验证、计算光刻、掩膜版校准、掩膜版合成和良率分析等。

封装类工具主要是面向芯片封装环节的设计、仿真、验证工具,包括封装设计、封装仿真以及SI/PI(信号完整性/电源完整性)分析。随着芯片先进封装技术发展以及摩尔定律往前推进,封装形式走向高密度、高集成及微小化,因此对于封装的要求和难度有较大提高,目前高性能产品需要先进的集成电路封装,如将多芯片的异质集成封装方式、基于硅片的高密度先进封装(HDAP)、FOWLP2.5/3DICSiPCoWoS等。

在系统类EDA领域,EDA工具可分为PCB设计、平板显示设计、系统仿真工具(Emulation)、CPLD/FPGA等可编程器件上的电子系统设计EDA工程的范畴不断扩展到下游电子系统应用,如果没有EDA技术的支持,想完成先进的电子系统设计机会是不可能的,反过来,生产制造技术的不断进步又必将会对EDA技术提出新的要求。


在系统类EDA中,印刷电路板(PCB)主要用作电子系统的载体,工程师通常将集成电路元器件焊接在PCB上完成整个电子系统的搭建、控制、通信等功能。目前主流的PCB工具有CadenceAllegroMentorGraphicsXpeditionZukenCR等,国产PCB厂商有立创EDA等。


平板显示设计主要应用于面板的研发、生产和制造,国内EDA公司华大九天已经具备在平板显示领域全流程的工具,并且基本覆盖国内主要的面板厂商客户。

系统仿真工具(Emulation),与传统的仿真工具(Simulation)不同,主要聚焦于系统级别的仿真,广泛应用于加速软硬件联合开发的场景,而传统仿真更多聚焦于单一功能或者局部电路环节的仿真。西门子(Siemens)曾推出PAVE360自动驾驶硅前验证环境(pre-siliconautonomous validation environment),该产品主要意图在于支持和促进创新自动驾驶汽车平台的研发。PAVE360为下一代汽车芯片的研发提供了一个跨汽车生态系统、多供应商协作的综合环境,该系统不仅可以实现汽车硬软件子系统、整车模型、传感器数据融合、交通流量的仿真,甚至还仿真自动驾驶汽车最终在智能城市里面的驾驶。目前EDA三大巨头都在布局系统仿真工具,主流产品包括SynopsysZebuCadencePalladiumSimensEDAVeloce
平板显示设计
主要应用于面板的研发、生产和制造,国内EDA公司华大九天已经具备在平板显示领域全流程的工具,并且基本覆盖国内主要的面板厂商客户。


复杂可编程逻辑器件(Complex Programmable Logic DeviceCPLD)和现场可编程阵列(Field Programmable Gates ArrayFPGA最显著的优势在于开发周期短、投资风险小、产品上市快和硬件升级余地大等。这两类芯片是比较特殊的芯片类型,需要与EDA工具协同才能工作,一般而言开发CPLD/FPGA的厂商都需要开发一套成熟的EDA下载和验证工具来实现对芯片的编程。从CPLD/FPGA的简要设计流程可以看出,对工程师而言,其工序相对于传统芯片设计流程有明显减少。目前比较主流的可编程器件的EDA集成开发工具主要有Altera公司的MAX+PlusQuartusXinlinx公司的FoundationISELattice公司的ispDesignExpertispLeverSynopsysSynplify以及CadencePrecision。


按照集成电路产业链划分,集成电路EDA工具可以分为制造类EDA工具、设计类EDA工具及封测类EDA工具。器件建模及仿真类工具就属于制造类EDA工具,晶圆厂(包括晶圆代工厂、IDM 制造部门等)借助器件建模及仿真、良率分析等制造类EDA工具来协助其工艺平台开发,工艺平台开发阶段主要由晶圆厂主导完成,在其完成半导体器件和制造工艺的设计后,建立半导体器件的模型并通过 PDK 或建立 IP 和标准单元库等方式提供给集成电路设计企业(包括芯片设计公司、半导体 IP 公司、IDM 设计部门等)。设计类EDA工具则是基于晶圆厂或代工厂提供的PDKIP及标准单元库为芯片设计厂商提供设计服务,芯片设计厂商采用设计类EDA工具完成芯片的设计。封装类EDA工具主要是提供封装方案设计及仿真的功能,从而帮助芯片设计企业完成一颗芯片的全生命周期的设计服务。


 

2、EDA本质上是电子设计方法学和设计流程的载体


何谓设计方法学?电子设计涉及到很多除了计算机工程类的know-how,还涉及很多微电子学、物理学等诸多方法学,并将其集成在EDA工具中供设计厂商使用,设计方法学主要方向是自动化、程序化、AI化、最优化

自动化:早期的IC设计手工成分比较多,比如手工布局布线等,后来随着晶体管数量越来越多、IC设计的规模越来越大,手工设计难度越来越高,因此出现了自动化EDA工具进行辅助设计;

程序化IC设计是一个系统化工程,流程化清晰,因此后续也出现了控制程序化EDA工具,主要来掌控整个设计流程串联。

AI:数字电路的流程化更为明显,并且程序化程度较高,设计优化算法也有固定的范式,因此EDA工具中也引入AI的概念,利用AI算法进一步优化设计流程和范式。复杂的高性能SoC设计过程,有无限的设计参数可供探索,例如模块布局,设计尺寸和形状,以及无数的EDA自动化工具流程和变量可以尝试,设计探索阶段对最终结果潜在影响巨大,所以设计团队往往在这个阶段投资大量人力和机器资源,花费大部分的总体设计时程,AIMachine Learning等技术进展可以大幅加速设计探索的速度,比如Synopsys DSO.ai与设计实现工具内建的Machine Learnig技术,不但能更快的达到设计目标,还能减少探索过程中需要投资的人力与机器资源。

最优化:EDA工具最终目的是为IC设计业者提供最优的设计方案,具有较强竞争力的PPAPerformancePowerArea)的设计结果,因此最优化是EDA的终极目的,EDA的工作原理其实就是在给定约束情况下求解IC设计方案的最优解的过程。

何谓设计流程?芯片设计过程不是一蹴而就,而是按照一定的工作流程和步骤进行,同时步骤之间又有所关联或者循环优化,寻求最优解。


3、数字设计EDA的核心环节是逻辑综合和布局布线


数字芯片设计多采用自顶向下设计方式,可以分为五大步骤:1)系统的行为级设计,确定芯片的功能、性能指标(包括芯片面积、成本等),2)结构设计,根据芯片的特点,将其划分为多个接口清晰、功能相对独立的子模块,3)逻辑设计,采用规则结构来实现,或者利用已验证的逻辑单元,4)电路级设计,得到可靠的电路图,5)将电路图转换为物理版图。


具体而言:

1系统功能描述:确定芯片规格并做好总体设计方案,是最高层次的抽象描述,包括系统功能、性能、物理尺寸、设计模式、制造工艺等,功能设计主要是为了确定系统功能的实现方案,通常是给出系统的时序图及各子模块之间的数据流图,该部分工作主要是客户向芯片设计厂商(Fabless,无晶圆设计公司)提出的设计要求。

2逻辑设计:将系统功能结构化,通常是以RTL(寄存器传输级)代码(VHDLVerilogSystem Verilog等硬件描述语句)、原理图、逻辑图等表示设计结果,完成相关设计规范的代码编写,并保证代码的可综合、可读性,同时还需要考虑相关模块的复用性。

3逻辑综合:将逻辑设计中的电路表达语句转换为电路实现,使用芯片制造商提供的标准电路单元加上时间约束(Timing Constraints)等条件,尽可能少的元件和连线完成从RTL电路描述映射到综合库单元,得到一个在面积和时序上满足需求的门级网表。逻辑综合步骤是芯片前端设计中的核心环节,关系到整个芯片的PPA水平。

4物理设计/布局布线:在逻辑综合后,基本是只有逻辑和时序约束的设计结果,而物理设计/布局布线则是让电路设计更贴近真实状况,即加入物理约束(Physical Constraints),从而使得电路成为一个真实能够在芯片制造商能够生产的芯片。综合后的网表和时序约束文件导入该环节工具中,进行布局布线,利用相关提取软件进行寄生参数提取,并重新反馈到物理实现的布局布线软件中,再次进行时序计算和重新优化,直到满足时序和功耗要求为止。

5后仿真/物理验证:布局布线出来的结果是经过多层次的优化后的电路,为了保证该电路与最开始系统功能描述的电路功能一致,就需要进行后仿真/设计验证,主要包括设计规则检查(DRC)、电路版图对照检查(LVS)、电气规则检查(ERC)、寄生参数提取等。


验证工作贯穿整个设计过程。从芯片设计角度看,以物理实现为分界,芯片设计可以划分为前端(逻辑设计)与后端(物理设计),其实现过程中将不断对设计进行优化,优化可能改变逻辑描述方式和结构,存在引入错误的风险,所以验证贯穿整个设计过程,在每个环节都反复确保逻辑优化过程不改变功能、时序满足目标需求、物理规则无违规等等,因此产生大量的验证流程和工作,更涉及多方共同协作。

前端设计主要考虑逻辑和功能层面,后端设计主要目的是物理参数约束的优化。简单而言,前端设计更多的是逻辑/功能层面的实现,实现方式是以基础的逻辑单元进行连接设计,以实现系统需要的逻辑功能,前端设计一般没有过多考虑物理参数的约束,比如电路间走线的长度带来的延时等因素,仅仅考虑了单元器件的电气物理参数。而后端设计则是重点加入了物理约束,比如某些特定电路模块的摆放位置,以及电路间连线的物理参数也会被考量在软件优化中,因此后端设计后的电路更接近于满足需求的实际电路。




4、模拟设计EDA的自动化程度低于数字设计,模拟设计更依赖经验


模拟电路是指用来对模拟信号进行传输、变换、处理、放大、测量和显示等工作的电路,主要包括放大电路、信号运算和处理电路、振荡电路、调制和解调电路及电源电路等。模拟电路的设计流程与数字电路大体流程类似,但是所采用的EDA工具有差异。

1系统定义:根据设计要求,模拟电路设计工程师需要对电路系统及子系统做出相应的功能定义,并确定面积、功耗等相关性能的参数范围。

2电路设计:电路结构的选择是电路设计的重要环节。模拟电路工程师根据设计要求选择合适的基础元器件,形成一定的组合,设计出符合需求的电路结构。这点与数字电路有差异,数字电路的电路设计采用的是硬件描述语句,具有一定的编程属性,工程师只需要熟悉语言规则通过语句的方式来搭建电路,但是模拟电路则需要工程自行手工选择所需的电路结构和元器件,并且决定其参数。这在一定程度上增加了模拟电路设计的难度,限制了模拟电路的发展速度。

3电路仿真:模拟电路设计的重要环节,是模拟工程师判断模拟电路是否达到设计要求的重要依据,根据仿真结果,工程师可以不断对电路进行修改和调整,直到仿真结果满足设定指标要求。因此,模拟电路设计中,仿真工具是非常重要的,仿真效率和运算收敛时间是衡量仿真工具的重要指标。

4版图设计:电路结构确定后,模拟工程师需要把该电路结构设计成为可制造的版图,电路结构已经确定了模拟电路元件的各项参数,设计工程师对设计的模拟电路继续进行物理性描述,转换成为图形格式,以便后续制造环节。

5物理验证:类似于数字芯片的物理验证,需要对设计的模拟电路进行设计规则检查(DRC)、版图与电路图的一致性检查(LVS)。

6后仿真:在版图之前的电路设计仿真为前仿真,前仿真都是比较理想的仿真,没有考虑到走线的电阻、电容等寄生参数,将寄生参数加入到版图后的电路仿真更接近真实的芯片的仿真,称之为后仿真。只有后仿真的结果满足设计指标及系统功能要求,模拟电路的设计工作才算完成。模拟电路对寄生参数还是比较敏感的,前仿真满足设计要求,而后仿真很可能难以满足设计要求,那么就要求模拟设计工程师不断调整电路结构和参数,对工程师的经验性要求更强。



模拟和数字芯片设计流程对比方面模拟芯片设计的自动化程度低于数字芯片设计。借用数字芯片设计的概念,模拟芯片设计也可以分为前后端,前端设计包括电路图设计及生成,涉及大量的算法、计算以及假设验证等,从自动化程度看,数字芯片在前端设计的自动化程度明显高于模拟芯片,主要是模拟芯片需要工程师手动选型电路拓扑并且选择合适的元器件。后端设计方面,数字电路的后端设计基本实现了全自动化,EDA工具的性能直接影响到芯片产品的性能,模拟芯片后端设计的自动化程度较低,尤其在布局步骤方面。


5、平板显示EDA是面向面板厂商的细分领域


平板显示电路设计主要应用于面板厂商,如三星、LG、京东方、华星光电等,面板生产厂商需要采用该类设计工具协助设计和仿真,具体流程如下:

1原理图编辑:原理图编辑工具主要用于对平板显示电路设计的像素单元、控制单元等电路模块进行原理图设计。

2电路仿真:实现平板显示电路的快速电路仿真。

3物理验证:检测平板显示电路设计的DRC/LVS等验证要求。

4寄生参数提取:提取平板显示电阻电容值,包括像素级电阻电容提取、触控面板电阻电容提取和液晶电容提取等。

5可靠性分析:包括电压降分析、电迁移分析和热分析等,针对平板显示电路设计的版图特点,通过全面板热电分析技术实现对大规模网络的电流和电压快速计算,大幅提升平板显示电路设计可靠性分析的效率。


二、后摩尔时代 EDA 需求更加强劲,国内需求快速成长

1、EDA行业研发投入高,并购整合频发 


全球EDA软件行业属于技术、资金、人才密集型行业。由于研发投产周期长,导致行业人才需求以及资金消耗成为行业发展的关键因素,也体现出EDA软件行业的主要特征。EDA三巨头在过去的30多年里,经过了超过200次数的并购,形成了现如今行业内的寡头垄断地位,其中Synopsys的并购次数更是高达80次。


EDA行业是技术密集型行业,领先技术的来源主要有两个:一是企业内部自主研发,二是兼并收购其它公司或组织的先进技术。纵观全球EDA龙头企业的发展史,这两方面几乎伴随着EDA企业成长的每一个时段。 

EDA是一门高研发投入的生意研发费用的大额投入才有机会带来创新的新技术,更是企业的竞争活力源泉。2011-2020年来看,SynopsysCadence两大巨头的研发费用逐年攀升,研发费用占营业收入的比例更是常年高于30%Cadence的研发费用占比更是达到了约40%,高额的研发投入保障了EDA的技术进步,更是EDA龙头保持持续市场竞争力的关键。


寡头垄断格局的形成并非偶然,兼并收购促使三巨头业务不断集中。SynopsysCadenceMentorGraphics均创立于上世纪80年代,三家公司通过不断地兼并收购其它公司,不断完善自己的业务和产品线,同时扩大了业务规模。其中具有重要意义的收购是Synopsys2002年收购了与Cadence结构专利诉讼的Avanti公司,直接衔接了Synopsys的前端和后端业务,使得Synopsys成为EDA历史上第一个可以提供顶级前后端完整IC设计方案的领先EDA工具供应商,至此Synopsys坐稳全球第二的位置,经过几年的不断发展,Synopsys2008年成功登顶全球EDA霸主至今。



2、集成电路产业链的重要支点,全球EDA市场规模稳健成长


EDA是集成电路产业链的支点,具有重要杠杆效应。全球电子产品和半导体市场呈倒金字塔分布,顶层是数万亿美元体量的全球电子信息市场以及数十万亿美元的数字经济市场,而底层的支点则是70亿美元的EDA产业。EDA工具能够帮助设计人员在复杂的IC设计环节中降低设计难度,减少设计偏差,提高流片的成功率。EDA产值虽小,但其决定了整个产业的效率以及产品的质量,具有巨大的杠杆效应。一旦EDA产业受到冲击,整个集成电路产业的稳定性将会受到巨大影响。


EDA软件的收费模式大多为定期授权模式,该收费模式有利于平滑行业内各厂商的营收情况,减轻下游行业波动影响。EDA软件通常会因半导体制程的精进、设计工艺的升级而做出相应的软件更新,每次更新后,下游IC设计厂商都需要对新版本进行重新购买以获得权限,授权的有效时长约在3年左右。相比于按下游芯片产量收费的版税模式,定期授权模式能够平滑EDA厂商的收入情况,使整个EDA行业保持平稳增长。根据IC Insights数据,2016-2020年全球IC市场整体CAGR8.1%2017年储存器市场供不应求,DRAMNAND Flash需求大幅增长,导致该年IC市场增速达24.9%2019年,DRAM和NAND Flash销售额下滑,拖累全球半导体市场下滑15.0%。相比之下,EDA市场增速保持稳定,根据ESDA数据,2016-2020年,全球EDA市场增速保持在4.3%-9.5%之间,CAGR7.8% 


由于下游IC设计的复杂性提升,全球EDA市场发展逐渐提速,亚太地区增速明显。EDA可以大大缩短产品的研发周期,并极大提高产品性能与性价比。2020年,随着大规模集成电路、计算机和电子系统设计技术的发展,EDA软件的需求增长速度明显提升,根据赛迪智库数据,2018-2020年年,全球EDA市场规模分别为62.2、65.3、72.3亿美元。2019年、2020年增速分别为5.0%、10.7%,增速有明显提升趋势。

分地区看,各地区保持稳健增长,亚太地区增速明显。北美地区作为EDA软件的主要供给与使用地区,市场规模一直保持高位。2018-2020年,北美地区EDA市场规模分别为27.4、28.1、29.6亿美元,同比增速分别为2.55%、5.34%;而亚太地区受益于下游产业迁移趋势,市场规模整体增速明显,并与2020年超过北美地区,成为全球第一大EDA市场。近三年亚太地区市场规模分别为24.2、26.1、30.1亿美元,同比增速分别为7.85%、16.48%,远高于其他地区增速;欧洲地区近三年市场规模分别为10.6、11.1、12.3亿美元,同比增速分别为4.72%、10.81%。


分细分领域看,EDA各环节占比基本保持稳定,计算机辅助工程与IP核为EDA主要的销售部分。ESD Alliance跟踪了包括计算机辅助工程、IC物理设计与验证、PCB与多芯片模块,以及半导体IP等细分领域的销售情况。数据显示,2020年各个季度的销售额结构基本保持稳定,IP核的交易为EDA产业交易规模最大的一部分,在20Q4占据着34.7%的市场份额;其次则是计算机辅助工程,占比为31.6%;而物理设计与验证、PCB和MCM则分别占据21.0%、9.7%的市场份额。


与国际市场相比,我国EDA市场规模较小,但增长迅速。根据赛迪智库数据,2018年,我国EDA市场规模为44.9亿元,而在2020年,我国EDA迅速增长至66.2亿元,CAGR为21.42%,高于7.81%的全球增速。

但由于我国EDA厂商起步较晚,在产品性能与技术水平方面均不占有,国内市场份额大多为国外厂商所占据。2018年,仅Synopsys、Cadence、Siemens EDA、Ansys等多家国外EDA巨头便占据了我国84.6%的市场份额,而到2020年,该比值上升至85.8%头部化趋势依旧明显。


3、半导体研发是需求驱动力,后摩尔时代EDA需求更加强劲


摩尔定律的不断推进以及半导体公司的研发投入带动EDA需求增长。过去三十年,摩尔定律驱动半导体行业不断往前发展,单位硅片面积能够容纳的晶体管数量指数型上升,芯片设计的复杂度随之提升,因此对EDA工具也提出了更高的要求。另外,随着工艺制程节点不断往前推进,芯片设计的成本大幅提升,尤其在5nm制程节点之后。另外,从研发投入的角度看,我们发现全球龙头的EDA营收及增速与全球领先的半导体公司的研发投入的增长趋势保持较高的相关度。



先进工艺节点极大推动EDA需求,以全球最大的芯片代工厂台积电为例,2020 Q4的5nm和7nm的营业收入已经占到了49%,其中20nm及以下的FinFET节点更是占到了62%,先进工艺节点的营收占比不断提升,EDA需求随之不断增长。


后摩尔时代技术演进驱动EDA技术应用延伸拓展。后摩尔时代的集成电路技术演进方向主要包括延续摩尔定律(More Moore)、扩展摩尔定律(Morethan Moore)以及超越摩尔定律(Beyond Moore)三类,主要发展目标涵盖了建立在摩尔定律基础上的生产工艺特征尺寸的进一步微缩、以增加系统集成的多重功能为目标的芯片功能多样化发展,以及通过三维封装(3D Package)、系统级封装(SiP)等方式实现器件功能的融合和产品的多样化。其中,面向延续摩尔定律(More Moore)方向,单芯片的集成规模呈现爆发性增长,为 EDA 工具的设计效率提出了更高的要求。面向扩展摩尔定律(More than Moore)方向,伴随逻辑、模拟、存储等功能被叠加到同一芯片,EDA 工具需具备对复杂功能设计的更强支撑能力。面向超越摩尔定律方向,新工艺、新材料、新器件等的应用要求EDA工具的发展在仿真、验证等关键环节实现方法学的创新。


后摩尔时代,芯粒(Chiplet)技术已成为重要的发展方向,芯粒技术将不同工艺节点和不同材质的芯片通过先进的集成技术(如 3D 集成技术)封装集成在一起,形成一个系统芯片,实现了一种新形式的 IP 复用。这一过程需要EDA工具提供全面支持,促进EDA技术应用的延伸拓展。

SiP的发展,促进了EDA工具升级迭代需求。SiP对EDA产生的影响首先是适应设计方法的改变。如何简化SiP的设计过程将是推动对系统级封装(SiP)芯片技术需求的最关键能力。一个完整的设计流程与工具支持将使得产品开发工作大幅简化,工具对未来技术的扩展性,向下兼容以及数据交换的标准化都是必要的考量点。从系统芯片(SoC)过渡到SiP的设计方法,给芯片设计人员和封装设计人员都带来了新的挑战,对硅基板的布局和验证提出了新的挑战,另外,因为小型化紧凑化,除了电性能之外,电与热的交互也需要非常完整的设计能力,包括热感知、电磁干扰设计方法等。因此,随着封装变得越来越复杂,EDA解决方案空间必须涵盖设计、热学、3D解决方案和信号完整性,以确保其全部功能良好。

SiP EDA供应商方面,除了海外传统EDA巨头有较多布局外,国内厂商芯和半导体也在SiP领域提供封装设计的一站式服务。芯和半导体SiP解决方案将具有不同功能的芯片在三维空间内进行多种形式的组合安装,混合搭载于同一封装体之内,从而构成完整系统的封装技术。芯和半导体已与多家封装厂建立合作伙伴关系,提供:1)封装设计、加工、验证的交钥匙方案,2)包括方案、原理图、布局、布线的全线设计,3)信号完整性、电源完整性、电磁兼容分析,4)电热协同分析设计。同时,芯和半导体也为客户提供IPD集成无源器件解决方案,芯和半导体IPD是在硅基板上利用晶圆代工厂的工艺,采用光刻技术蚀刻出不同图形,形成不同的器件,从而实现各种无源元件如电阻、电容、电感、滤波器、耦合器等的高密度集成,芯和的IPD解决方案主要应用在手机及无线连接应用领域。



4、EDA行业三大新趋势:EDA+云、EDA+AI、EDA+IP


(1)EDA+云计算:超强计算资源赋能EDA工具,降本增效


云计算的出现为EDA发展提供了新的方向。云计算是继互联网、计算机后在信息时代的又一重大革新,云计算是分布式计算的一种,为更多用户享受更先进的网络资源提供了可能。云计算在应用领域的重要性不断凸显。传统的EDA设计流程是Fabless公司从Synopsys、Cadence或Mentor等EDA公司购买完整的工具流和IP,用户需要自己购买EDA工具,在终端设备上安装相应的环境及软件才能进行电路设计。EDA上云则有望开辟全新路径,用户将不必受传统设计模式的约束,只需要为终端设备使用工具的市场来付流量费,以更加灵活的方式进行生产设计。

EDA上云可显著降低设计流程的耗时,提高开发效率。在开发过程中,EDA使用者常常会面临计算资源需求激增、多项目并行导致资源抢夺以及EDA峰值性能需求难以被满足等困境,芯片设计流程周期本身就十分漫长,叠加算力受限带来的影响,将会进一步影响新产品的设计周期,进而影响新产品的上市销售。EDA上云后,能够将部分或者全部EDA工具转移至云上,设计公司各取所需,灵活获取计算资源,达到规模经济性,借此亦可提升开发效率,减少芯片设计的时间成本。

云端EDA有助于优化购买成本,提高资源利用率。EDA工具大致分为前端、后端和验证三个部分,在长达约18个月的芯片设计周期中,每个阶段所用到的工具种类和数量不尽相同。传统模式下,设计公司若想进行芯片设计,往往需要购买EDA公司提供的完整全流程工具,特别是对于中小公司,昂贵的购买成本加重了研发负担。云端EDA可帮助公司缩短周转时间,进行虚拟的设计、模拟和仿真,摆脱办公地点的限制,减少资金成本。

微软云已与EDA厂商联手协作,未来发展仍需不断探索。EDA和云的结合具有三大优势,1)在性能上能够采用最优的配置满足复杂的芯片设计场景,2)和云的融合可以带来成本的优化,3)保障芯片设计整个流程中的各环节的安全性。微软云Azure优势明显,已和Mentor Graphics、TSMC和AMD等多方合作,在Azure上验证了7nm的芯片设计。Synopsys使用微软云Azure运行ICValidator,在不到9小时的时间内完成了对AMD Redeon Pro VII GPU(超过130亿个晶体管)的验证,大幅缩短了验证时间。Cadence在2018和2019年分别发布了CadenceCloud和Cloudburst平台,实现了涉足云计算到全面迈向云计算的重要步骤。


(2)EDA+AI:PPA更优化,流程更智能化 


人工智能的兴起,使AI将从Indide和Outside两方面赋能EDA。机器学习(ML)作为人工智能(AI)的重要组成部分,其在EDA领域的相关应用代表了AI与EDA融合的技术发展趋势。AIInside强调EDA工具本身,力图让EDA工具本身更加智能,使得工具使用者获得更好的PPA(功耗、性能和面积)和更快的引擎,从而提升测试和诊断性能表现。AI Outside强调工具使用者,以期让工具具有学习的能力,使工具本身积累更多经验,减少设计过程中的人为干预,让EDA设计者能有更多事件从事富有创造性的劳动,减少重复性的繁杂工作。

全球领先EDA厂商均已布局AI,赋力IC设计智能化。Synopsys在2020年3月12日推出了业界首个用于芯片设计的自主人工智能应用程序——DSO.ai,DSO指设计空间优化(Design Space Optimization),这是EDA行业首次将AI应用于非常复杂的设计任务中的产品,DSO.ai能够在芯片设计的巨大求解空间里搜索优化目标,大规模扩展了对芯片设计流程选项的探索,能够自主执行次要决策,并使用强化学习来观察设计随时间的演变情况,同时调整设计选择、技术参数和工作流程,大幅提升整体生产力。Cadence在2020年3月18日发布了新版Cadence数字全流程,该流程已经经过了数百次先进工艺节点的成功流片验证,采用了支持机器学习功能的统一布局布线和物理优化引擎等多项业界首创技术,吞吐量最高提升3倍,PPA最高提升20%。 

AI助力实现高精度设计,提升设计效率。半导体制造中,随着设计尺寸的不断缩小,光的衍射效应愈发明显,因此设计图形可能产生光学影像退化,使得光刻后的实际图形与设计不一致,光学邻近矫正(OPC:Optical Proximity Correction)技术可修正上述光学临近效应。Mentor创新性的运用ML OPC将光学近邻效应修正(OPC)输出预测精度提升到纳米级,同时执行时间还会缩短3倍,在此之前,对于同样的工作量,需要4000个CPU不间断地运行24小时。运用ML的OPC对于CPU内核的占用也会大幅度减少。


(3)EDA+IP:EDA 厂商提供 IP 产品具有天然优势


半导体IP是集成电路进步发展的产物,与EDA共同构成芯片设计的强大支柱。半导体IP是指已验证的、可重复利用的、具有某种特定功能的集成电路模块,通常由第三方开发。在产业发展早期,由于芯片的种类有限,当时的半导体芯片设计难度较低,大部分芯片设计公司自身可以独立完成芯片的设计全流程,所以当时几乎没有独立的IP厂商。随着集成电路的发展,大规模集成电路(VLSI)逐渐占据行业主流,半导体行业遵循摩尔定律的发展,单个芯片上集成的晶体管数量已达上亿个,半导体芯片的流程分工愈发明细,全球IDM厂商数量极少,芯片行业发展更趋向于分工协作。在芯片设计环节,超大规模集成电路所涉及的流程愈发复杂,研发费用逐步升高,同时伴随着芯片种类的愈加丰富,以及先进制程的不断涌现,半导体IP为简化IC设计流程提供了极大便利,半导体IP以及应运而生的IP企业是半导体产业发展的必然产物,配合先进的EDA工具,芯片设计借助各种IP达到了极大的便捷。

半导体IP可按照存在形式以及应用领域进行分类。按照存在形式,可以将IP内核分为软核、硬核和固核。软核是最原始的IP,主要以HDL等硬件描述语言存在,具有灵活性和适应性,但是后续工艺可能会受限,且较易涉及知识产权的问题。硬核主要以偏后期的版图形式存在,可预见性好,是较为成熟的板块,但是灵活性和可移植性很差。固核是软核和硬核的折衷。从IP应用领域看,设计IP可分为处理器IP(CPU、DSP、GPU & ISP)、有线接口IP、物理IP和其他数字IP。根据IPnest发布的2020年各种IP市场份额数据,CPU的IP市占率高达35.4%,处于主导地位,但相比2017年下降了6.8个pct;DSP和GPU的市占率分别为5.2%和10.5%,合计相比2017年提升6.4个pct;接口市占率为23.2%,相比2017年提升2.7个pcts。


IP市场规模稳定增长,全球供应商格局稳定,中国大陆厂商占比较低。据IBS数据显示,半导体IP市场将从2018年的46亿美元增长至2027年的101亿美元,CAGR为9.13%,其中处理器IP、数模混合IP和射频IP的CAGR分别为10.15%、6.99%和8.44%。IPnest数据显示,2020年的全球半导体IP供应商销售收入市占率前三名为ARM、Synopsys和Cadence,其市占率分别为41.0%、19.2%和6.0%,排名前十的企业中仅有一家中国大陆公司,芯原股份市占率为2.0%,侧面反映出IP市场国产率较低。半导体IP市场的供应商大体可以分为两类:一是专业IP供应商,比如ARM、芯原、CEVA、Imagination等;二是EDA工具厂商也提供IP,比如Synopsys和Cadence。

IP业务主要以授权模式为主,壁垒较高,产品生态构建天然护城河,EDA公司凭借自身产品线具有独特优势。ARM作为IP行业龙头老大,IP产品布局完善,开辟了面向“Partner-ship”授权“IP Core”的模式,不再设计芯片,而是以授权的方式,将芯片设计方案转让给其他芯片设计公司。授权模式下,IP与EDA类似,都形成了独特的产品生态,老用户无法产生替代方案,新用户为了适应市场势必选择成熟方案,用户粘性大导致新产品难以进入市场提高市占,两大EDA公司同时涉足IP业务,也都建立了较为完善的产品布局,借助自身产品布局优势,提升品牌护城河,同时带来业务增量。


5、国内半导体产业蓬勃发展,国内EDA需求处于快速成长期


从行业发展历史看,EDA行业发展的主要驱动力来源于半导体行业发展以及摩尔定律的不断往前推进。EDA商业模式本质上是服务于半导体企业的研发工作,通过销售License、IP和技术服务盈利,即EDA行业的发展受益于半导体企业数量以及研发投入的增长。

根据中国半导体协会数据,2020年中国半导体设计公司数量达到2218家,相较上年大幅增长24.6%。从员工数量划分看,小于100人的IC设计公司占比较高,即初创类型的公司占比较高,中国半导体行业工程师数量20万左右,每个工程师带来的EDA需求大约在3700美元,相较于2018年两年复合增长约8%,那么粗略测算2020年来自中国半导体设计公司的EDA需求为7.4亿美元。

另外中国IP市场规模测算方面,虽然IP的消耗与芯片数量紧密相关,而不是工程师的数量,但我们认为,在中国充满活力的半导体行业,初创企业(少于100名员工)的迅速增长,因此芯片设计工程师数量说明IP的市场增长具有一定合理性。根据中国半导体协会数据,我们假设未来五年中国半导体行业工程师数量复合增速达到8%,单个工程师EDA需求量复合增速10%以及单个工程师IP需求量复合增速10%,基于以上假设则测算出中国EDA/IP市场未来五年复合增速达到19%。

 

从Synopsys和Cadence国内营收看,2020年Synopsys在中国大陆的营收4.21亿美元,占其总收入比例约11.4%,Cadence在中国大陆的营收4.07亿美元,占其总收入比例约15.2%,两大巨头在国内的营收合计约8.28亿美元。近年来,国内的营收在两大EDA巨头的营收占比不断提升,体现了国内市场对于两大EDA巨头的重要性,这意味着国产EDA公司具有近10亿美元的国产替代空间。

 

三、海外EDA巨头产品布局全面,各有强势产品,呈现寡头垄断格局


海外三巨头成立的时间均在20世纪80年代,并且总部都位于美国,都有三十来年的历史,相较于我国EDA公司起步早很多。


1、海外巨头EDA营收稳健增长,IP收入占比逐年提升


Synopsys公司已经成为全球最大的EDA企业,在三巨头中营收体量最大。2016-2020财年,Synopsys公司的经营业绩规模持续扩大,2020财年公司营业收入达到36.85亿美元,同比增长9.66%。Cadence公司一直处于仅次于Synopsys公司的位置,2016-2020财年公司的业绩也是持续向好,2019财年公司通过关于数字定制和验证产品组合的全面协议,加深了与三星的合作关系,获得了较大的IP订单,经营业绩快速增长,实现营业收入23.36亿元,2020年营收继续保持增长至26.83亿美元,同比增长14.83%。MentorGraphics公司在90年代曾遇到经营困境,软件的研发严重落后于进度,大量长期客户流失,难以与其他两家公司竞争。直到1994年公司组织结构大调整后,才重新崛起,2017年,公司被西门子收购,被收购后,西门子数字工厂业务得到了迅速的发展,市占率也随之上升。

从归母净利润来看,Cadence公司并没有落后Synopsys,反之,2019财年,Cadence公司因与三星加强合作,订单增加的同时,净利润也迅速增长,实现9.89亿美元,同比增长185.84%。Mentor被西门子收购后,不再单独披露收入数据。


EDA为主要业务收入来源,IP收入占比逐年增长,研发投入占比居高不下。以前两大巨头为例,2017-2020年的营业收入中,Synopsys的EDA业务营收占比达到约60%,并且IP业务营收占比逐年缓慢增加,占比已经超过30%,Cadence的主要营收来源也来自于EDA业务,数字电路设计与Signoff和定制电路设计贡献了大部分营收,相较于Synopsys、Cadence的IP业务占比较低,只有约10%。


2、海外巨头产品布局全面,各家优势产品明显

 

三巨头产品布局全面,各有竞争优势。EDA公司一般都能够为客户提供IC设计全流程所需的所有工具,但鉴于各家发展轨迹不一样以及技术实力的差距,在提供全套解决方案时,用户的使用过程中往往会优中取优,在IC设计过程中将多家公司的设计工具组合使用。

Synopsys 最全面,它的优势在于数字前端、数字后端和Signoff工具。模拟前端的PrimeSim XA,数字前端的VCS,后端的sign-off工具,包括PrimeTimePrimePower等,公司前端设计逻辑综合工具Design Compiler 和后端布局布线工具ICCompiler在业内已经取得较大的市场份额。



Cadence 的强项在于模拟芯片设计工具和系统仿真类工具,功能很强大,PCB 相对也较强,但是Sign off的工具偏弱。


Mentor Graphic 在物理验证和晶圆制造类工具有较强的竞争优势,在PCB工具方面也有较深的布局,它的优势是Calibre物理验证工具,但MentorGraphic在数字、模拟设计方面的全流程工具和集成度尚不及Synopsys和Cadence。



未来需求推动了集成电路和应用系统发展,Mentor Graphics(SIEMENS EDA)的产品策略足以应对未来需求的挑战。先进工艺快速演进,Calibre可满足工具性能缩放、设计的可测试性以及计算光刻的要求,测试和成品良率可用Tessent;Catapult、Tessent、Power Pro和3DSTACK可分别用于高层次综合、SSN流扫描测试网络、功耗优化和3D集成,助力产品功能快速提升;在验证以及数字化阶段,Veloce可用于应用程序规模性能的硬件,PAVE360可用于集成仿真引擎与协同建模,对于模拟混合信号和生命周期管理,可分别采用AFS/Solido、TESSENT进行实施。



3、Synopsys:EDA、IP、软件安全业务协同发展


Synopsys(新思科技)成立于1986年,是全球著名的EDA和IP公司,致力于为全球电子市场提供技术先进的集成电路设计与验证平台,以及复杂的芯片上系统(SoCs)的开发。公司拥有超15000名员工,132个分支机构,3300项专利,2020年营收超过36亿美元。此外,Synopsys在芯片设计与验证领域全球排名第一,在半导体IP供应商中排名第二,并连续五年获评“Gartner应用安全测试魔力象限领导者”。公司作为全球EDA行业的领导者,业务主要包括设计、验证、硅工程、IP核、软件安全五大业务。


(1)设计业务:数字设计工具平台


该业务包含全球大多数尖端FinFET生产设计的所使用的工具,拥有专为FinFET工艺开发的优化技术。业务包含Fusion Design PlatformCustom Design Platform 两大操作平台,以及3DIC设计、机器学习/ AI 设计、物理实现、RTL设计与综合、物理验证、Signoff、流程自动化、测试自动化、定制实现、FPGA 设计等产品。(1)设计业务:数字设计工具平台

Fusion Design Platform平台:由新思科技领先的大规模并行数字设计工具构建而成,并增强了创新功能,提供全流程QoR(结果质量)和TTM(上市时间),该设计平台还能利用机器学习,加速计算密集型分析,预测结果。

Custom Design Platform定制设计平台:该平台为一套统一的设计和验证工具套件,可加速开发高可靠性的定制设计和 AMS 设计。平台基于Custom Compiler定制设计环境构建,具有业界领先的电路仿真性能,快速易用的版图编辑器,以及用于寄生参数提取、可靠性分析和物理验证的一流技术。

3DIC设计:3DICCompiler 是业内领先的用于高级多模系统设计和集成的统一平台,能够一站完成开发、设计、实施、验证和签核。其基于 Synopsys Fusion 设计平台构建IC 设计数据模型的可扩展功能,同时支持裸片间互联,性能远超传统IC封装工具。

机器学习/AI设计:新思科技的DSO.ai解决方案是一个人工智能和推理引擎,能够在芯片设计时,从非常巨大的方案空间中搜索优化目标。2021年4月Synopsys宣布,该自主人工智能(AI)设计系统已被瑞萨电子引入到先进的汽车芯片设计环境,帮助瑞萨电子提升搜索巨大设计空间的能力,实现更好PPA解决方案。

物理实现:提供了业界领先、且经过产品化验证的解决方案。其中,IC Compiler II 为专门应对高性能、功耗、面积的解决方案,重点针对扁平化或层次化设计、早期设计探索、布局布线优化、时钟树综合、生产合规性和Signoff 闭合等问题。公司借助物理实现业务中的Fusion Compiler与东芝形成合作,极大地提高了东芝的SoC设计效率。


RTL
设计与综合:DesignCompiler 系列产品通过其完整的 RTL 综合和测试解决方案帮助用户提升生产效率。Design Compiler NXT RTL 综合产品中的全新产品,进一步扩展了Design Compiler Graphical的市场领先地位。Design Compiler NXT 采用了全新的综合创新技术,可以显著缩短运营时间,提高结果质量(QoR),并且与IC Compiler II RC 和时序有着极其密切的关联性。Design Compiler系列还包括:用于实现高质量生产测试的Synthesis-based测试解决方案、用于低功耗综合和优化的Power Compiler、用于等价性检查的 Formality以及有丰富可综合IPDesignWare库。

 

Signoff:Synopsys的设计分析和签核解决方案包括用于静态时序分析、高级信号完整性、电源完整性、寄生参数提取、ECO 收敛、晶体管级分析和库表征的广泛产品组合。签核技术与IC Compiler II 和Fusion Compiler 的原生集成,使物理设计人员能够通过极其快捷的路径完成设计收敛。物理验证:ICValidator是一套全面的高性能Signoff物理验证解决方案,其采用业界先进的分布式处理算法,可扩展到超过4000个CPU 内核。该工具的高性能和可扩展性实现了目前业内领先的超大芯片的物理验证签收。在数十亿个晶体管的设计中,能够在一天内完成设计规则检查(DRC)、布局与原理图对照验证(LVS)以及金属填充的迭代。

流程自动化——Lynx:Lynx 设计系统是全芯片的设计环境,包括独创的自动化和报告功能。其包括生产RTL至GDSII流程,可将许多关键执行操作和验证任务简化并实现流程自动化。该系统已经过从 180 nm至 14nm多制程的流片验证。

测试自动化——TestMAX:系列产品为所有数字、存储器和模拟部分设计提供创新及先进的测试和诊断功能,其利用中常见的高速接口提高测试带宽, 增加测试效率。

定制实现:Custom Compiler设计环境是一个全定制模拟、定制数字和混合信号 IC 设计的现代解决方案,也是新思科技定制设计平台的核心,Custom Compiler提供设计输入、模拟管理和分析、以及定制布局编辑功能。Custom Compiler 的设计环境包括混合信号设计输入,设计调试,模拟管理,分析和报告的功能。此外,Custom Compiler还提供视觉辅助自动化,尤其适用于难以处理的基于FinFET的设计。 

FPGA 设计等产品:新思科技Synplify Premier 软件为 FPGA设计人员提供了一种自动化方法,其可以在设计中提高功能安全性、延长正常运行时间,并保障设计操作的可靠性。随着 FPGA芯片器件尺寸的缩小,该解决方案将成为工业、医疗、汽车、通信、军事和航空航天的部署系统中的必备技术。


(2)验证业务:数字验证工具平台


验证工具能够更快地发现SoC bug,启动软件并验证整个系统。其业务使用VCS统一编译,使得模拟、仿真和原型环境之间能够无缝过渡。此外,本机集成的特点能够帮助实现更高的验证生产率、性能和吞吐量。

调试、规划与覆盖:该解决方案包括一系列的先进技术,诸如用于调试、规划和覆盖的 Verdi、用于调试可视性优化的Siloti、用于低功耗调试的Verdi功耗感知调试等,能够解决最复杂的SoC调试问题。

仿真:Synopsys的仿真解决方案集成业界先进技术,帮助设计人员快速轻松地定位设计缺陷,实现投片一次成功的目标。这些工具包括 VCS(领先 SoC 团队采用的功能验证解决方案)、VCSXprop(为X相关模拟仿真和调试提供X-Prop支持)、VCS NLP(提供集成的低功耗仿真和规则检查功能)等。


静态和形式验证:设计和验证工程师可结合使用VC Formal、VC LP、VC SpyGlass 和 SpyGlass,无需复杂的设置、测试平台或激励,即可在设计流程的早期快速分析并检查RTL设计。在仿真之前发现大部分缺陷并进行修复,提高仿真的速度和效率,并减少总体成本。

AMS 验证:AMS 验证的多系列产品能为设计人员提供确保器件建模精确性的黄金标准,提供卓越的晶体管级验证性能及容量,并能进行电路电气规则检查、电迁移、电压降以及 MOS 老化分析,其HSPICE是业界精确电路仿真领域的“黄金标准”,提供一流的仿真及分析算法。

 

验证 IP:Synopsys的验证 IP(VerificationIP)能让验证工程师根据要求使用业内最新的协议、接口和存储器来验证他们的SOC设计。该系列产品100% 原生SystemVerilog/UVM且内置验证计划。

SoC 验证自动化:独特地满足用户的系统级验证需求,能够削减长达数周到数月的项目进度,缩短产品上市时间,简化多步骤流程,可以让本质上容易出错且会耗费大量时间和精力的任务实现自动化。

硬件仿真:该产品使用户能够加快编译速度,进行高级调试(包括与Verdi 的原生集成)、功耗分析、仿真加速和混合仿真。

虚拟原型设计:Virtualizer等虚拟原型设计工具能够推动企业加快虚拟原型的开发和部署,使得软件工程师在硬件设计完成的数月之前就开始研发,在硅片出品后数天之内就可全面启动系统。 

原型设计:支持在芯片制造前的早期嵌入式软件开发和软硬件协同设计,改善上市时间并避免昂贵的器件改版。紧密集成易于使用的HAPS解决方案套件,大幅加速从单个IP 模块到处理器子系统以及完整 SoC 的软件开发、硬件验证和系统级验证。

FPGA验证:将前期验证规划、静态和形式验证、仿真、综合与调试相结合,有助于缩短时间并更大限度降低进度风险。


功能安全:通过为故障模式和影响分析(FMEA)提供可扩展和自动化的解决方案,进行统一的故障活动管理,为IP和SoC架构师、IP设计师和验证工程师提供服务。

IDE:允许工程师在SystemVerilog和通用验证方法论(UVM)开发期间识别复杂的设计和测试台遵从性检查,从而更早地发现bug并优化设计和验证流程。


(3)硅工程业务:晶圆制造类工具平台


硅工程是芯片生成和电子设备创新的基础。根据行业标准,Synopsys的硅工程工具经过低至5nm 及以下成熟和新兴工艺节点的生产验证,在速度、面积、功耗、可测性和良率之间实现理想权衡。

针对工艺和设备仿真的行业领先 TCAD 工具:开发并优化半导体处理技术和设备,能够执行仿真独立运行以减少代价高昂的晶圆运行测试,利用从互联建模和提取工具中获得的寄生参数信息优化芯片性能。

Proteus OPC:能够执行全芯片光学邻近修正、反向光刻技术,以及工艺检查和分析,强化图形保真度并进一步增加工艺空间,在生产环境下充分利用稳键的 Sentaurus 仿真参考流程。CATS 软件:实现卓越的光罩生产,将复杂的设计数据转换为机器可读的指令进行生成和制造,依靠领先业内高性能的解决方案进行光罩规则检查和模式匹配。

良率管理和优化的行业标准:使用Yield Explorer工具将不同来源的良率相关数据集中到同一个数据库;通过Odyssey Defect 数据管理程序快速识别影响良率的工具和工艺;通过Avalon促进产品/设计团队和FA实验室之间更紧密协作;使用YieldManager工具,通过同一个统一数据库实现完整的晶圆厂解决方案。


(4)IP核业务:基础类及应用类IP

新思科技将基础架构、IP 核开发相结合,致力于加快用户产品批量生产。公司IP产品包括接口IP、储存器和逻辑库、处理器解决方案、IP核子系统、安全 IP、模拟IP、SoC基础架构等多应用范围IP。

接口IP:Synopsys为业界最全面且经过硅验证的完整IP解决方案组合,各子产品在功耗、性能和面积方面均保持领先,适用于广泛接口如PCI Express、CXL、USB、以太网、DDR、HBM、Die-to-Die USR/XSR和HBI、CCIX、MIPI、HDMI及蓝牙等。

储存器和逻辑库:该系列主要分为三大部分嵌入式存储器、逻辑库的 Duet 组件以及标准单元库。其中,嵌入式存储器的DesignWare内存编译器拥有数十亿的出货量;逻辑库Duet 组件中的高性能核(HPC)设计套件专门设计帮助 SoC 设计人员优化 CPU、GPU 和 DSP 核,以追求更快速度、更小面积、更低功耗,或三者的理想平衡;标准单元库提供了三种独立的架构,高速(HS)、高密度(HD)和超高密度(UHD),以实现优化电路的性能、功率和面积权衡。



处理器解决方案:Synopsys处理器解决方案布局汽车、5G手机、AI、物联网、智能家居等多个领域。其中的DesignWare ARC处理器 IP 组合包含经过验证的32 位 CPU 和 DSP 内核、子系统以及软件开发工具,并得到业内领先供应商(ARC Access Program 成员)提供的一系列第三方工具、操作系统和中间件。ASIP Designer工具能够实现专用指令集处理器 (ASIP)设计与实施的自动化,让设计人员能够自定义处理器和可编程的硬件加速器,满足专门的处理要求。

IP核子系统:该系列包括接口 IP 子系统、ARC 安全 IP 子系统、ARC 数据融合 IP 子系统、ARC 传感器和控制 IP 子系统、ARC 音频 IP 子系统,这些产品形成完整的、先进的集成 IP 解决方案,能够将完整、复杂的功能集成到各类 SoC 中。此外,Synopsys还支持IP子系统的个性化定制,使用户能将更多的精力投入到产品差异化中。

安全 IP:实现超高级别的安全性。新思科技提供一系列高度集成的安全 IP 解决方案,这些解决方案使用一套通用的构建模块和安全概念,使移动设备、汽车和数字家庭、物联网和云计算市场中的各类产品实现高效的芯片设计和高级别的安全性,有助于防止连接的设备遭受各种威胁,例如盗窃、篡改、旁路通道攻击、恶意软件攻击和数据泄露等。

模拟IP:模拟 IP 组合提供接入系统级芯片(SoCs)的模拟接口,包括模拟-数字转换器(ADCs)和数字-模拟转换器(DACs)。该组合专为SoC集成进行优化,广泛应用于宽带、通信、多媒体、IoT 以及传感器数据采集中。产品利用先进的180nm至28nm 制造工艺,提供高性能、小尺寸、低功率模拟 IP 解决方案,在降低 BOM 成本的同时,尽可能消除集成限制。


SoC基础架构:Synopsys提供的用于设计和验证的SoC基础架构IP包括数据路径 IP、AMBA 片上总线架构以及适用于标准总线接口的微控制器,能够适应SoC的全面需求,例如架构中的低功耗数据路径架构和IP可延长移动应用中的电池寿命,并降低 SoC 的功耗。


(5)软件安全业务:从Silicon到Software再延伸


Synopsys的软件安全解决方案能够帮助用户全面管理整个组织和整个应用程序生命周期中的安全和质量风险,其在DevOps环境中融入安全性应用,实现安全测试自动化,并将其结合到各类工具中。


该环境在对内人员、技术交流时能够保持一致,确保沟通的顺畅,对外则能有效抵御恶意软件发起的网络攻击。此外,其还能在开发早期发现并修复质量及合规性问题,确保软件具有更高的可靠性、更大程度降低下游维护难题,并确保符合行业标准。该产品环境主要包括静态分析、软件组成分析、交互式应用安全等工具与服务。 

 

4、Cadence:强项在模拟设计和PCB工具


Cadence(铿腾电子)由SDASystems和ECAD两家公司于1988年兼并而成,是电子设计领域的关键领导者,拥有超过30年的计算软件专业知识。该公司应用其基础的智能系统设计战略、交付软件和IP,将设计概念变成现实,公司业务覆盖超大规模计算、5G通信、汽车、航空航天、工业和健康等广阔市场。2008年以前,Cadence是全球最大的EDA厂商,而后被Synopsys超过,现位居第二。


公司产品涵盖了电子设计的整个流程,主要分为定制IC/模拟/RF设计、数字设计与Signoff、IC 封装设计与分析、IP、PCB 设计与分析、系统分析、系统设计与验证七大业务。

 

(1)定制集成电路/模拟/射频设计业务:Virtuoso定制设计平台


Virtuoso是专门针对复杂集成电路和射频/微波解决方案进行优化的自动化设计平台,致力于为用户节省设计时间,提高设计效率。该平台支持从芯片设计到高级封装和电路板布图的整个流程,能够对整个流程进行全面验证以及电路、模块和系统级仿真。产品主要包括定制电路设计、电路仿真、布局设计、版图验证、库表征、射频/微波设计等。


此外,Cadence在定制集成电路/模拟/射频设计中的Legato可靠性解决方案,是业界首款完整的模拟集成电路(IC)可靠性设计解决方案。该解决方案能够通过模拟缺陷仿真,分析制造测试的测试覆盖率;利用先进老化分析预测设备使用寿命;执行动态电热仿真,防止产品使用过程中热应力过度;利用Spectre AMS Designer 仿真器进行混合信号设计的仿真。


(2)数字设计与签核(Signoff)业务:数字设计工具平台


设计规模变大以及复杂程度的增加使得功耗、性能和面积(PPA)等目标变得更具挑战性。Cadence 集成数字全流程平台不局限于单个工具,而是将各个工具的核心功能和关键技术融合在一起,加速设计收敛周期,实现更好的预测和最佳的PPA结果。


(3)IC 封装设计与分析业务:封装设计及仿真工具平台


在先进封装和跨领域交互方面提高精确性,该产品线拥有更高性能,更低成本的软件包,能够对多芯片(Chiplets)异构集成设计提供强大支持,适用于主要代工和OSAT先进封装,该业务拥有IC 封装设计、跨平台协同设计与分析等多个产品类型。


(4)IP核业务:处理器IP、设计IP、验证IP全覆盖


Cadence是增长最快的硅IP供应商,在设计IP和验证IP方面拥有成熟的投资组合,并在许多细分行业里排名第一。Cadence IP解决方案能够改变片上系统(SoC)设计中考虑和使用IP的方式,显著降低智能技术设计的复杂性和内在风险。公司IP核业务主要分为三部分:处理器IP、设计IP、验证IP。其中,处理器IP主要是通过对Tensilica公司的收购而逐渐扩大发展起来的。公司的Tensilica处理器和DSP组合已是市场上第二大32位处理器IP。

 

(5)PCB设计与分析业务:领先的PCB工具平台


Cadence的PCB产品优势在于通过模拟驱动等解决方案简化复杂的设计。产品能在设计的同时进行同步分析,提高团队的协作效率,通力完成单个设计项目或设计复杂的多电路板 PCB 系统。该系列多样化的产品类别能为整个电子产品设计团队提供集成的、仿真分析驱动的完整设计解决方案。

 

而为实现设计与分析并行的目标,Cadence 通过orbito互连设计器彻底改变跨域规划和评估过程,使得工程师能够实现性能、成本、以及实现之前的可制造性——导致更少的迭代和更短的开发周期。传统的设计方法采用自上而下的方法,静态电子表格等形式使得整体规划容易出错且低效。而orbito互连设计器提供了一种能够将来自不同来源的设计内容统一起来进行规划的环境,其将数据传回各自的实现工具以完成规划,能够快速探索和评估连接性场景,提供对相邻设备的即时反馈,从而实现Cadence的跨平台协同设计解决方案。


(6)系统分析业务:延伸至电磁热等仿真工具 


系统分析工具旨在解决电磁、电子、热和机电仿真的难题,确保系统在各类运行条件下正常工作。其能在云或本地上实现大规模并行执行,提供高达10倍的性能增益和几乎无限的容量。通过完整的 3D 模型提取和仿真功能,精确描述待建模系统设计的物理配置。并能与Cadence软件平台独特集成。



(7)系统设计与验证业务:系统验证工具


该工具提供全套的验证流程,并实现优异的验证吞吐量。Verification Suite由核心引擎和验证fabric technologies组成,这些技术可提高设计质量和验证吞吐量,并满足各种应用和垂直领域的验证要求。


上述系统设计与验证系列中的多个产品所形成先进的解决方案,能与JasperGold、Xcelium等优越性能引擎相互结合,为用户提供大规模的验证吞吐量和生产力。


此外,Cadence还推出了基于原有的Palladium Z1和Protium X1产品,推出新一代硬件验证产品Palladium Z2和Protium X2系统,以适应越来越大的算力需求。相比于上一代产品,Palladium Z2和Protium X2系统的容量将提高2倍,性能也将提高1.5倍,性能的提升将大大减少下游IC设计厂商的产品设计时长,加快上市时间。此外,两个系统都创新性地集成模块化编译技术,使得Palladium Z2 系统能够在10小时内完成规模在100亿门的SoC编译,而Protium X2系统所用时长也不到24小时。


5、Simens EDA:强项在物理验证、制造和封装类工具


Mentor Graphic
成立于1981年,是EDA三巨头中最早成立的公司。在2016年被Simens45亿美元收购后,其成为SimensEDA部门。公司营收规模较SynopsysCadence小,全球员工总数约4000人。作为三巨头中成立时间最早的公司,虽然工具没有SynopysCadence全面,但在部分点工具如PCB设计工具、后端验证工具CalibreDFTAdvisorIC封装设计与验证等领域都具有一定优势。分产品看,Mentor的主要产品业务可分为IC设计、验证和制造业务、IC封装设计与验证业务、电子系统设计与制造业务。


(1)IC设计、验证和制造类EDA工具


西门子EDA是集成电路设计、验证和制造领域的领导者。该业务下的多项工具各有针对性,广泛应用于整个IC设计流程,帮助用户降低设计难度,推动数字化进程。西门子EDA在该领域的产品多样,最主要的产品为Veloce硬件平台、Tessent硅生命周期解决方案与Calibre设计解决方案。


(2)IC封装与验证业务类EDA工具


公司在IC封测环节拥有完整的解决方案,能够满足于各类先进的集成电路封装的设计需求。各类高性能IC产品需要将异质硅(晶片)集成到多芯片、基于晶片的HDPP封装中,如FOWLP、2.5/3DIC、SiP、CoWoS等,这些封装必须针对目标系统的PCB进行优化。针对这一需求,公司IC封装设计与验证业务提供多类不同的产品,以适应不同的封装方式,包括Xpedition Substrate Integrator、XpeditionPackage Designer、Calibre 3DSTACK三类产品。


(3)电子系统设计与制造业务


该业务整合优化从规格设计到制造的整个数字化流程,使得产品实现从单个PCB到的系统设计,从个人到企业的无缝衔接,提高生产力和效率。为了应对日益增加的系统复杂性,西门子EDA建立完整的PCB系统设计流程,包括多板定义、设计捕获、高密度先进封装、机电协同设计、物理布局等,该业务下的四大产品与解决方案为PCB工程项目提供多元化协作。

 

其中,PADS系列是原PowerPCB的升级版本,得益于其简单易用,设计灵活,高自由度等特点,尤其适合初创的IC设计厂商,因此在我国具有很高的使用率与用户忠诚度。此外,该系列不仅支持Mentor的自有工具,也能与其他厂商工具有效集成,帮助用户降低建库错误的风险。Hyperlynx系列同样具有简单易用的特点,其在功能上与其他专用的仿真工具有一定差距,但其操作容易,运行快速,也能够完成信号完整性、电源完整性、DRC检查、热仿真和模拟仿真等不同的仿真需求,是西门子EDA的知名仿真工具系列。

 

6、Ansys:工程仿真软件领先供应商


Ansys 成立于1970年,是一家专注于工程仿真软件和技术的研发企业,其旗下的ANSYS软件是全球增长最快的CAE软件,该软件简洁易用、功能强大,现已成为国际最流行的FEA软件。此外,不同与传统的EDA厂商,Ansys专注于仿真业务,产品覆盖自动驾驶、航天航空、车辆设计、电子半导体、电池电机等多项领域,在仿真领域拥有广阔完备的产品组合。在公司众多产品组合中,与EDA相关的主要为电子产品组合与半导体产品组合。

(1)电子产品组合 


公司的电子产品组合致力于最大限度地降低了测试成本,确保规则遵从性,提高可靠性,并大幅减少产品开发时间。该解决方案能够在天线、RF微波、PCB、封装、IC设计,甚至机电设备等方面行业提供“黄金标准”模拟器,解决设计中的任何电磁、温度、SI(信号完整性)、PI(电源完整性)、寄生参数、布线等挑战。产品主要包括Ansys EMA3D Cable、AnsysMotor-CAD、Ansys HFSS、Ansys Q3D Extractor、Ansys Icepak、Ansys SIwave、Ansys Maxwell。



(2)半导体产品组合


公司的半导体解决方案能帮助最大的FinFET集成电路(IC)和3D/2.5D多模系统加速完成时间,其可利用强大的多分析和验证工具降低功耗,提高性能和可靠性。产品主要包括Ansys Exalto、AnsysRaptorH、Ansys Pathfinder、Ansys RedHawk-SC、Ansys Path FX、Ansys RedHawk-SC Electrothermal、Ansys Pharos、Ansys Totem-SC、Ansys PowerArtist、Ansys VeloceRF。


7、Silvaco:深耕晶圆制造类工具的EDA供应商


Silvaco成立于1984年,是一家专为工艺和器件开发、模拟/混合信号设计、功率集成电路设计和存储器设计提供软件工具的EDA供应商。Silvaco的产品覆盖从TCAD到签收的完整流程,包括:平板显示、功率电子、光学设备、辐射和软错误可靠性和先进的CMOS工艺和IP开发。在30多年的发展中,公司逐渐扩充自身业务版图,完善产品矩阵。


公司提供了一整套“从TCAD至签核”的全流程工具,广泛应用于显示器、电源(高电压/电流)、可靠性分析、高级工艺开发、模拟,高速I / O设计、存储器设计等领域中。主要包括TCAD、寄生参数提取、SPICE 仿真与建模、特征参数提取、模拟定制设计   、网表提取分析工具、数字设计工具、电源完整性工具、VARIATION-AWARE设计、PDK工具。


(1)TCAD


公司的TCAD软件应用范围广泛,其TCAD软件包已被全球半导体制造商用于半导体器件和集成电路的研究和开发、测试和生产中,能够进行工艺仿真、器件仿真、工具交互、虚拟晶圆加工环境。具体产品与性能特点如下:


(2)寄生参数提取


Silvaco的寄生参数提取产品基于物理的三维提取环境,主要应用于RLCG无源射频元件和互连寄生参数。产品主要包括全真三维结构的RC提取器Clever、全芯片LPE规则文件生成器EXACT、三维RF无源器件建模器QUEST。产品性能如下:


(3)SPICE仿真


Silvaco的SPICE仿真工具可用于模拟、混合信号和RF射频电路设计环境,主要包括并行SPICE电路仿真器SmartSpice、频域和时域RF电路仿真器SmartSpiceRF、混合信号仿真器Harmony以及源语言、编译语言和加密语言Verilog-A Language,各工具性能如下:



(4)SPICE建模


SPICE建模产品主要包含紧凑/宏模型的优化软件UtmostIV与统计参数和成品率分析软件Spayn其中,Silvaco的Utmost IV是业界首屈一指的解决方案,主要应对尖端CMOS和复合半导体器件的表征和建模问题,其能提供一个易于使用的数据库驱动环境,用于半导体器件测量;为模拟信号、混合信号和射频应用生成精准高质量的SPICE模型和宏模型。


Spayn则用于分析模型参数提取系列、电气测试程序和电路测试测量的变量,帮助识别器件或电路性能变量与潜在的特殊工艺波动之间的关系。Spayn能自动生成最坏情况和拐点SPICE模型,识别参数组之间的内部关系,并附带柱状图、2D和3D散点图和响应面模型显示选项,提升用户使用体验。


(5)特征参数提取


SILVACO的特征参数提取主要包括CelloViolaLibertyAnalyzer三类产品。其中,Cello是业界最通用、集成和易于使用的数字标准单元库创建和优化解决方案;Viola是快速、准确地提取数字标准单元库的特征的软件;Liberty Analyzer则主要用于显示、分析、比较和验证Liberty.lib)文件的各项性能。


(6)模拟定制设计


Silvaco的模拟定制设计业务包括电路图编辑器Gateway、版图编辑器ExpertDRC/LVS/Net物理验证工具Guardian、全芯片寄生参数提取工具HipexRLC电路网表约简工具ClarityRLC,工具覆盖全面。各产品性能如下:


(7)网表提取分析工具


Silvaco的网表提取分析工具平衡性能、速度和准确性,能够提供一套全面的分析工具,以加快模拟、数字、RF、混合信号和存储器设计的整体布局后验证流程,产品包括JivaroBelledonneViso。其中,Jivaro为网表缩减平台,其能够加快模拟时间,提高了准确性,并减少了内存占用,也能被集成到所有主要的设计流程和一些图形用户界面中;Belledonne主要用于布局寄生提取(LPE)的流量确认,比较不同的网表;Viso则是一种分析工具,可以对寄生的电网进行分析,快速分析查明互连寄生的问题。



(8)数字设计工具


Silvaco的数字设计CAD工具主要包括:VERILOG仿真器SILOS、混合级别故障仿真器HyperFaultSPICE网表至Verilog网表转换器CatalystADVerilog网表至SPICE网表转换器Catalyst DA以及布局和布线设计流程Spider,各产品主要特征如下:




(9)电源完整性软件工具


Silvaco的全套电源完整性软件工具包括InVar PowerInVarEM/IR InVar Thermal,三大工具共同为用户提供了一个真正的电源完整性解决方案,覆盖最初的电源分析到最后的验证签收的全部流程。其中,InVarPower主要帮助设计师理解和分析2D/3D型材的电源和热之间的相关性对整个设计所产生的各种影响,以及动态功耗如何实时影响器件行为。InVar EM/IR提供了全面的分析并保留了从顶层连接器到每个晶体管的完整可视性。其独特的分层块体建模方式能够减少软件运行时间和内存,保持真正扁平运行的准确性。InVar Thermal则能够保障热分析验证的精确度,提供了前所未有的整体精度。


(10)VARIATION-AWARE设计


VARIATION-AWARE设计主要应对先进技术节点的工艺变异,其旨在为设计人员提供模拟、RF、标准单元、IO和内存相关的高效可靠的解决方案,从而帮助设计师准确地处理统计过程的变化,并提前做出正确的设计决策。其主要产品蒙特卡洛工VarMan能够提供快速高精度的蒙特卡洛分析,能够通过LSF/SGE集群实现高模拟吞吐量。


(11)PDK工具


SilvacoPDK工具使用Silvaco从前端到后端的定制集成电路设计平台以实现快速设计。由于其质量和易用性,SilvacoPDK工具被全球领先的制造厂和设计公司所采用,其能实现数据在不同EDA工具之间的平滑传输并加强EDA厂商、IC设计商、IC制造商之间的沟通交流,创建一个无缝的设计流程。



8、Zuken:封装及板级EDA工具供应商


株式会社图研(Zuken)成立于1976年,旨在支持制造业的整个产品设计和开发业务,实现高级化和最优化的IT系统的开发、制造、销售及咨询服务等,公司产品包括电子设计(EDA)、汽车电装线束电路设计、工程数据管理(EDM)三大系列。其中,电子设计(EDA)涵盖了从构思设计到详细安装设计、制造设计的广泛领域, 产品包括Design Force、Design Gateway、System Planner、DFM Center、EMC Adviser EX、Circuit DR Navi、GPM、Board Viewer Advance。


(1)PCB板设计CAD:Design Force


CR-8000 Design Force是适应先进安装技术的PCB板CAD,能够从系统全局的角度实现设计/验证流程,实现3D应用、强大的布线功能等。Design Force的卓越性能及PCB板内纵向结构的3D动态编辑能够应用于内层元器件安装及3D安装等最新技术的设计。另外,其还可将芯片、封装、PCB板等不同设计对象或包含连接部分的多个PCB板等作为一个系统实施编辑、验证及设计变更。



(2)电路设计CAD:Design Gateway


Design Gateway是支持包括单个PCB板、多个PCB板与PCB板之间的连接在内的整个系统电路设计与验证的电路设计环境,在世界上尚无先例,能够以多个PCB板为对象进行分析和设计变更,开放性高,可与IT通信基础设施密切协作。此外,Design Gateway还可以将希望标准化的功能模块作为标准电路块进行库化,标准电路块在沿用该模块的电路中可以像元器件库那样进行搜索和输入。


(3)构思设计工具:System Planner


System Planner这一构思设计工具用于在设计初期阶段,在早期阶段优化整个设计,对新设计或沿用的设计进行改进。其由联动的4个Visionary构成,Visionary间的操作通过拖放操作实现。通过联合利用4个Visionary,可以在权衡的同时,从各种角度对整个系统进行最优化设计。


构思设计需要进行广泛的研究,因此产生的相关工作涉及到方方面面,而System Planner能够减少了设计人员的附带工作,提供可以专注于核心系统设计的环境,帮助设计人员高效快速地完成构思设计。


(4)CAM系统:DFM Center


DFM Center是具有制造/元器件贴装等功能的全方位的CAM解决方案。其起先主要应对各类PCB板制造技术,后在充分利用元器件信息及NET信息等CAD要素的同时,将服务范围进一步扩大到元器件贴装的准备支援,使其成为能够进行DFM验证解决方案、PCB板制造准备解决方案、元器件贴装准备方案的完备系统。其能在制造中使用DFM工具进行验证,提前检测制造性/贴装性上的问题,改善制造部门、设计部门、安装部门之间的交互。并能还读入ODB++、Gerber等设计完成数据,一站式完成金属掩模及安装机用夹具形状的编辑、安装用NC、各种检查装置用检查程序的输出。



四、国内 EDA 多点布局,生态逐渐形成,国产 EDA 迎黄金时代


1、国产EDA发展起伏,自主可控再启程


国内 EDA 行业起步较晚且发展较为曲折。上世纪八十年代中后期,国内开始投入EDA 领域的研发。20 世纪70 至 80 年代,由于巴黎统筹委员会对中国实施的禁运管制,中国无法购买到国外的 EDA 工具,中国开始进行 EDA 技术的自主研发与攻关,并在1988 年启动国产 EDA 工具“熊猫系统”的研发工作。90 年代初,公司初始团队部分成员研发成功了中国历史上第一款具有自主知识产权的 EDA 工具“熊猫 ICCAD系统”,填补了我国在这一领域的空白。之后的国内EDA发展曲折而缓慢,因各种因素影响,国产EDA产业没有取得实质性成功,但在这个过程中,国内已经出现多个EDA厂商萌芽。“十一五”、“十二五”EDA重大专项彰显国家支持力度。2008年以来,国内从事EDA研究领域涌现了华大电子、芯愿景、广立微等数十家公司,国产EDA企业方阵逐渐形成。



2、国产EDA公司多点布局,国内EDA生态逐步形成


由于EDA行业入门门槛高,成本弹性大,对性能依赖性强,因此行业进入壁垒较高,我国本土有实力的EDA企业并不多。目前,我国市场上主要EDA软件供给企业包括华大九天、芯和科技、广立微、九同方微、博达微、概伦电子等。这些企业虽然在全流程产品上和海外巨头还有不小的差距,在工具的完整性方面与国外企业相比,有明显的差距,但在具体工具上各有所长。EDA的重要性不断凸显,一旦EDA受制于人,整个国内芯片产业的发展都可能停摆,发展国产EDA迫在眉睫。面临国际环境不确定性,本土EDA企业有望厚积薄发,在技术创新、融资运营上有所提升,打破EDA厂商竞争格局。


华为哈勃投资版图庞大,已投四家 EDA 公司。华为哈勃投资的EDA公司包括射频全流程工具提供商九同方微电子、专注于工业设计和仿真的无锡飞谱电子、专注于逻辑综合和物理设计的立芯软件及专注于数字前端形式验证的阿卡思微,均为在各细分点工具领域领先的国内EDA厂商。



3、国内EDA公司如何破局?


(1)AI芯片前端设计领域是国内EDA公司的机会


回顾全球集成电路设计的发展并展望未来,行业呈现出以下三个发展动向:1、设计异构化:当前AI等对于计算效率和能效比有高要求的应用成为半导体行业的主流推动引擎,考虑到不同应用对于算力、能效比、算法等要求不同,难以使用同一平台去适配,而需要针对不同的应用来设计相应的电路,因此异构化的设计成为主流。2、芯片与算法系统融合:在AI等应用中,通常是将芯片电路与以算法部署为代表的上层系统做协同设计和优化。3、敏捷化设计:当前很多互联网公司跨界进入芯片领域,如谷歌、亚马逊、阿里巴巴、百度等,这些跨界布局芯片的公司往往希望芯片设计部门尽可能小,同时又希望在较短的时间内将芯片推向市场,即较短的TTM(Time to Market)。

以上三点相结合,对于EDA提出了新的要求:EDA能对不同的应用,实现算法和芯片设计之间的打通,并且能够加快设计速度。


然而,传统基于Verilog等RTL语言的前端设计方法不能满足上述需求,主要因为1)RTL语言主要应用于逻辑电路设计,而不是系统算法及设计,2)RTL语言密度和代码效率较低,比如仅描述简单设计就需要上百行代码,而一个数亿参数里的神经网络模型在Python中也仅需要百行代码即可实现。目前以Chisel、Magma为代表的新一代HDL语言依托Scala、Python等高级语言可以大幅降低逻辑电路设计所需的代码量,并且设计更加灵活,降低设计迭代周期。据产业链了解,Chisel已经谷歌等公司大规模采用并且帮助谷歌在较短的周期内完成产品设计交付。

Chisel、Magma等HDL语言具有通用性,可覆盖几乎所有的Verilog的使用场景,相较于其通用性,另一个值得关注的是电路设计与算法系统设计协同的专用化语言(Domain-specific language,DSL),该语言主要应用于某些特定设计类型,DSL可以实现高效的设计描述,降低代码量及实现算法和电路的打通,算法描述可以通过DSL映射到电路中,并且通过调整设计参数优化设计。DSL的典型案例如源于斯坦福大学的Spatial Language,该语言主要针对AI芯片等场景中常见的空间计算阵列,能大幅加快设计速度。

我们认为前端设计的EDA工具正在发生深刻变化,譬如AI芯片设计领域所需要的EDA工具和流程与现有的方案有很大的不同,一方面,国内外在该领域尚处于同一起跑线,国内EDA公司可能通过抓住这个机会来实现技术上的赶超,另一方面,国内半导体生态中从事AI芯片等相关的初创企业采用DSL语言的较多,这些新的初创公司生态亦将支持相关的下一代前端EDA工具在中国落地。


(2)前端综合和后端设计是“硬骨头”,需要产业链生态协同突破


在综合和后端领域,目前还看不到取巧的办法实现赶超。综合和后端领域算法多为已知算法,难度在于如何做到最优化。行业龙头Synopsys和Cadence都是在经历了多年积累加上大量的客户工程实践中发展起来的。从技术上来说,对于中国EDA公司来说,想要实现赶超也是需要技术积累的。中国的EDA行业在后端的现状是深度和广度都不够。深度是指在一些核心应用(例如逻辑综合,布局布线)中的结果相比主流工具在PPA等指标中是否接近,是否能兼容最新工艺中器件新特性对于工具的新要求等;而广度则是指是否能覆盖后端和验证中的各个环节,包括逻辑/版图综合、形式化验证、时序验证、物理验证、寄生参数提取等等。



五、国产EDA公司深度梳理


1、把握国产EDA发展的黄金时代


国内EDA公司经过发展起伏期,已经逐渐进入正轨,社会资本和国家政策双重激励下,以及当前国产替代的产业环境中,半导体全产业链有望协同发展,共同支持和打造全流程的国产化EDA工具,从海外EDA行业的发展路径看,EDA的发展需要半导体行业制造、设计、封装等各个环节的协同合作,方能打造出完善的全流程EDA工具链。我们认为,国产EDA行业已经步入黄金发展期,各个细分环节工具厂商如雨后春笋般兴起,并逐渐完善国内EDA生态,我们梳理国内EDA公司如下:

1)模拟设计类:模拟以及平板显示设计环节具有全流程EDA工具能力的华大九天、寄生参数提取及Signoff平台工具提供商行芯科技

2)数字设计类:数字后端设计布局布线产品提供商鸿芯微纳立芯软件、数字设计ECO工具提供商芯行纪、数字前端验证和仿真等工具提供商芯华章汤谷智能、前端开发环境工具提供商九霄智能若贝、数字前端形式验证工具提供商阿卡思微、形式验证和数字设计ECO工具提供商奇捷科技等;

3)射频类:芯和半导体九同方法动科技等;

4)晶圆制造类:器件建模及仿真工具领域的概伦电子、良率管理及电性测量领域的广立微、TCAD工具领域的珂晶达鸿之微、良率优化和OPC工具提供商东方晶源全芯智造等;

5)封装测试类:芯和半导体等;

6)系统类:原型验证领域的思尔芯、硬件加速领域的亚科鸿禹英诺达、PCB工具厂商立创、电子电气设计自动化和管理方案提供商奥肯思等;

7)电磁热工程仿真类:芯瑞微飞谱电子芯和半导体等;

8)集成电路分析和设计服务:芯愿景等;

9)布局多家EDA公司的控股型公司:国微控股(港股上市)


2、EDA行业估值探讨


考虑到国内EDA公司均未上市,我们参考海外主要的EDA龙头企业Synopsys、Cadence和Ansys等公司的股价走势及估值情况。从三家的历史股价走势看,基本均实现了数十倍的涨幅,属于名副其实的长牛股,这与EDA行业属性息息相关,我们在本报告第二部分已有讨论:

1)EDA行业需求系半导体研发驱动,全球半导体行业过去数十年的蓬勃发展与EDA行业互相成就;

2)EDA行业的商业模式为软件授权费用,客户群体稳定后每年的收入利润相对比较稳定,并且周期性较弱,以Synopsys年收入为例,即使经历08年金融危机后,Synopsys在2009财年收入端仍然实现了1.73%的增长;

3)EDA公司的成长史亦是并购史:公司发展过程中不断收购和整合各类点工具,最终形成强大的平台化企业。



从估值角度看,Synopsys和Cadence上市时PE和PS均较高,而且即使其成为国际EDA寡头垄断的龙头企业,当前PE和PS均处于历史较高水平。




海内外估值对比方面,国内典型的工业软件企业的PE/PS估值优于海外EDA/CAD公司,从海内外主要的EDA/CAD企业的收入体量可见,国内EDA企业仍有较大的成长空间。


3、已提交A股上市材料EDA公司组合


(1)华大九天:模拟/平板显示全流程EDA工具提供商


华大九天成立于2009年,其前身是中国华大集成电路设计集团有限公司的EDA部门,具三十年的技术积累。2009年,中国华大集成电路设计集团有限公司与国投高科技投资有限公司共同投资,将华大EDA部门独立出来并成立华大九天。成立前后,华大九天发布了多款具有重要意义的EDA产品,尤其是在液晶平板显示领域,华大九天更是全球唯一可提供全流程EDA设计解决方案的提供商。


同时,在发展过程中,公司不断进行市场开拓,逐渐积累大批优质客户,包括知名集成电路设计企业、晶圆制造企业和平板厂商客户等。公司的客户群体主要为国内用户,其中K1连续三年为华大九天的第一客户,2018-2020年对其销售额份额占营收收入的15.63%、37.59%、32.48%。


公司聚焦于EDA工具的开发、销售及相关服务业务,是目前国内规模最大、产品最全、综合技术实力最强的本土EDA企业。公司产品情况如下:

(1)模拟/数模混合IC设计全流程

华大九天的数模混合信号IC设计平台(Empyrean Aether)能为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。其能与高性能并行电路仿真工具(Empyrean ALPS),波形查看工具(iWave),高性能精准物理验证工具(Empyrean Argus) 及大容量寄生参数提取分析工具(Empyrean RCExplorer)无缝集成。Empyrean Aether基于Open Access 的标准数据格式,支持业界标准的iPDK,可与客户原有设计数据平滑转换。Empyrean ALPS高性能并行电路仿真工具,是大规模电路尤其是先进工艺的后仿真的最佳选择,可帮助用户大幅缩减产品开发周期。EmpyreanArgus支持主流设计规则,并通过特有的功能,帮助用户在定制化规则验证,错误定位与分析阶段提高验证质量和效率。Empyrean RCExplorer不仅能够实现后仿网表的提取,还可提供DSPF分析、点到点电阻/电压/电流密度分析、power器件可靠性分析等应用,帮助用户全面分析寄生效应对设计的影响。

(2)数字SoC IC设计与优化

华大九天提供了一系列数字SoC设计优化工具,支持7+/7nm先进工艺,帮助用户保证设计质量,提高设计效率,免去项目延宕忧虑,保证既定的流片安排。目前,数字SoC设计与优化工具已被列入国内外多家世界级设计公司的标准设计流程,国内市场占有率85%以上。被华为海思、紫光展锐、兆芯、Marvell、TSMC、中芯国际、长江存储、NVIDIA、XILINX、SanDisk、三星等近百家客户采用。

(3)晶圆制造专用EDA工具

随着晶圆制造企业的技术改进升级,制造复杂度越来越高,EDA工具对于制造良率提升、工艺平台建设越来越重要。华大九天针对晶圆制造厂的工艺开发和IP设计需求,提供了相应的晶圆制造EDA工具,包括器件模型提取工具Empyrean XModel®、存储器编译器开发工具SMCB™、单元库特征化提取工具Empyrean Liberal®、单元库/IP质量验证工具Empyrean Qualib®、版图集成与分析工具Empyrean Skipper®以及模拟电路设计全流程EDA工具系统,为晶圆制造厂提供了重要的技术支撑。

(4)平板显示设计全流程

华大九天提供平板设计FPD的全流程解决方案,包含电路仿真工具套件EsimFPD;基本版图设计工具AetherFPD LE;高级版图设计工具AetherFPD LEAD;异形版图设计工具AetherFPD LEXP;3D RC提取分析工具套件RCExplorerFPD;版图验证工具套件ArgusFPD;面板级版图分析工具套件ArtemisFPD;掩膜分析模拟工具套件EmapFPD。所有工具都被有机的整合在华大九天设计平台,使FPD设计流程变得高效平滑,确保设计质量,提升设计效率。


公司正处于业务成长期,营收保持高增速。目前我国EDA市场仍主要被国外三巨头占据,华大九天在国内市场占比约为6%,为国际三巨头之后的第四大EDA厂商,具有一定的市场地位。2018-2020年公司营收分别为1.51、2.57、4.15亿元,CAGR为65.9%。分地区看,公司的营收主要来自于国内,但随着公司产品竞争力的提升,国外营收占比也在逐渐增加。2018-2020年,公司国外营收则为0.02、0.10、0.29亿元,占比为1%、4%、7%。


公司主要业务可分为EDA软件销售与技术开发服务。EDA软件业务主要包括包括模拟电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统和晶圆制造EDA工具等系列。而技术开发则是通过签订服务合约的方式向设计与制造客户提供相关的技术支持。公司以EDA软件销售为主,但近年来占技术开发服务占营收比已由2018年的7.07%提升至2020年的15.04%,复合增长率达145.84%。主要原因系:1)公司的研发经验与技术逐渐积累与迭代,促使单笔合同平均金额上升;2)公司维系旧客户、拓展新客户,促进合同数量的增加。价量提升共同推动技术开发业务的增长。


EDA行业为技术驱动型行业,公司成本主要为研发费用。公司近三年的期间费用率为90.5%、89.3%、75.6%。期间费用率处于较高水平,主要为高研发费用率导致,近三年公司研发费用率分别为49.8%、52.5%、44.2%,公司重视建立自身技术壁垒,对主营产品持续投入。2020年,公司的研发费用率略有下降,主要原因是公司此前的研发投入成效显著带来营收增长,同时由于管理活动的规模效应逐渐显现,管理费用率也有明显的下降,两者共同导致2020年期间费用率的下降。


高效管理促进净利率有所回升,净利润增长提速。得益于良好的管理能力,公司净利率有所回升,2018-2020年,公司的净利率分别为32.2%、22.2%、25.0%,而净利率则增长迅速,2018-2020年,公司净利润分别为0.49、0.57、1.04亿元,增速由2019年的17.8%上升至2020年的81.2%,获利能力大幅增强。


(2)概伦电子:深耕器件建模及仿真工具,客户覆盖海外晶圆制造商


公司于2010年成立,是大规模高精度集成电路仿真、高端半导体器件建模、半导体参数测试解决方案的供应商。2019年底,公司并购北京博达微科技,并于2020年初完成由兴橙资本和Intel资本共同领投的A轮融资。

公司在器件建模和电路仿真领域深耕多年,积累了丰厚的技术成果,同时积累了国内外大量知名客户。近年来,公司国际竞争力的提升使其在全球范围内已形成较为稳固的市场地位,得到全球领先晶圆厂的广泛使用,包括台积电、三星电子、联电、格芯、中芯国际等全球前十大晶圆代工厂中的九家。同时,公司也开始注重国内市场的开拓,国内客户营收占比由2018年的20.4%提升至2020年46.6%。


公司产品主要分为仿真、建模和测试的EDA解决方案。各类产品保持与最先进工艺的紧密同步,技术直达5nm。工程中心完成过多项完整的Foundry工艺设计平台建设项目,包括55nm,28nm,14nm等。其中,概伦电子的电路仿真和验证EDA解决方案已被业内先进的芯片设计公司采用,在大规模存储电路设计领域得到高度认可。数十家国内外设计公司采用NanoSpice产品用于存储器,CIS,模拟和大规模数字SoC的设计和验证。而公司的器件建模和电路仿真EDA工具也被全球大部分先进存储器厂作为标准工具所采用,成为其核心供应商和合作伙伴。


此外,概伦电子的SPICE仿真器NanoSpice在今年三月宣布通过三星代工厂14纳米LPP工艺技术认证。搭载NanoSpice的三星设计工具包现已面向全球设计公司开放使用。NanoSpice是概伦电子推出的新一代高精度、高性能并行SPICE仿真器,满足高精度、大容量和高性能等高端电路严苛的仿真需求。NanoSpice卓越的并行技术可同时处理多达5千万个以上电路元件的通用电路仿真。NanoSpice系列还包括GigaSPICE仿真器NanoSpcie Giga及FastSPICE 仿真器NanoSpice Pro,可满足包含十亿电路元件的大容量、全芯片存储器及SoC设计的仿真需求。与之前的工艺技术相比,三星14LPP工艺在提升产品良率、降低功耗的同时提高了性能,这就需要快速准确的电路仿真和验证工具来实现先进IC设计。NanoSpice能够帮助三星代工厂的客户验证其模拟电路和数模混合信号电路设计的准确性,加快仿真速度。


受益于行业景气与直销模式转变,公司营收大幅增长。2018-2020年,概伦电子的营收分别为0.52、0.65、1.37亿元,CAGR为62.7%,营收增速明显,主要原因系:1)下游IC设计与IC制造产业技术迭代速度快,设计日益复杂化,催生了大量的EDA工具需求;2)公司2019年末收购的博达微于2020年贡献了0.32亿元的营收。


分地区看,公司早期以国外客户为主,后国内业务迅速发展。2018-2020年公司国外营收分别为0.41、0.46、0.73亿元,CAGR为33.4%,国内业务营收分别为0.10、0.18、0.64亿元,CAGR为153.0%。在我国大力支持集成电路产业的发展下,国内营收迅速增长。同时收获台积电、三星电子、美光科技、SK 海力士、联电、格芯、中芯国际、长鑫存储等国内外半导体知名客户。

分业务看,公司最主要的业务为EDA 工具授权业务,2018-2020年,该业务营收分别为0.43、0.55、0.95亿元,占比分别为84.69%、85.70%、69.22%。2020年,其营收快速增长,主要原因为国内外晶圆制造厂的需求扩大以及公司并购博达微后产生的产品良性协同;半导体器件特性测试仪器的营收分别为69万元、588万元、2443万元,营收增速较快;半导体工程服务营收则分别为714万元、336万元、1772万元,占比较小,略有波动。


扣除非经常性损益影响后,公司期间费用率保持稳定。由于股权激励计划的影响,2018-2020公司期间费用率均存在一定比例的上升。2019年与2020年,股权激励确认的股权支付费用分别为88740万元、465万元。在扣除股权支付营收后,公司费用率基本保持稳定。其中,研发费用为公司主要的费用支出,近三年研发费用率分别为36.8%、54.6%、36.1%,公司研发人员也从47人增长至90人。


扣除股权支付影响后,公司2019年的净利润扭亏为盈。2018-2020年公司归母净利润分别为-0.08、-8.77、0.29亿元,在剔除掉股权支付费用等非经常性损益后,公司净利润于2019年实现扭亏为盈,2018-2020公司扣非净利润为-0.07、0.03、0.21亿元,CAGR为91.6%。



(3)广立微:聚焦良率提升工具及电性测试方案提供商


杭州广立微电子有限公司成立于2003年,是一家专为半导体业界提供性能分析和良率提升方案的领先供应商。公司旨在从IC设计到量产整条产业链内实现芯片性能、成品率、稳定性的提升,成功案例已覆盖180nm-5nm工艺技术节点。公司最初专注于半导体良品率的提升,在发展过程中逐渐由国内集成电路市场走向国际市场,产品系列与市场占有率也逐年增加。现如今,公司业务已覆盖中国大陆和亚洲主要半导体地区。


公司主要产品包括参数化单元创建工具SmtCell®、测试芯片设计平台TCMagic®、可寻址测试芯片设计平台ATCompiler®、WAT 和测试芯片数据的分析工具DataExp®、一站式RF数据管理平台DataExp RF。

其中SmtCell®可以为芯片制造公司、设计公司及 IDMs 创建多种类型的参数化单元,用户可以在创建 SPICE/reliability/RF/ process/ yield 相关的测试结构(MOS transistor, inductor, capacitor, resistor, via chain, comb snake, SRAM bit cell 等)时获得至少10倍的效率增益。

TCMagic®为设计划片槽和 MPW 测试芯片提供完整的解决方案。其在单一平台上提供版图设计自动化、设计文档和测试程序自动生成。

ATCompiler® 提供了一个完整的大型可寻址及划片槽内可寻址测试芯片的设计解决方案,功能包括版图自动化生成、全芯片仿真和验证、同一平台下的设计文档和测试程序的自动生成等。可寻址测试芯片包括了可寻址 IP 和测试结构。

DataExp®提供了非常方便的数据过滤和选择操作、强大的绘图功能与自动生成分析报告功能,可以用于方便地分析数据并快速构建多种不同类型的图表来完成 WAT 或 In-line 数据的分析报告。


公司产品高质量、高稳定性、高创新性的特点,使得公司在发展过程中受到国内外一线厂商认可,与产业链内多家龙头企业的合作也逐渐深化。现阶段,公司的客户涵盖三星电子等IDM厂商,华虹集团、粤芯半导体、合肥晶合、长鑫存储等Foundry厂商以及部分Fabless厂商。而根据公司招股说明书,2018-2020年,公司对前五大客户的销售额分别为0.30元、0.63、1.06亿元,占营业总收入的比重分别为97.1%、95.2%、85.9%,客户优质但集中度较高。


从财务上看,2018-2020年,广为微的营业收入分别为0.31、0.66、1.24亿元,CAGR为99.4%,公司正处于成长期,现阶段营收规模较小,但增速明显。分业务看,公司主营EDA软件的开发与销售,2018-2020年,公司软件技术开发的营收分别为0.12、0.30、0.61亿元,营收占比分别为37.5%、45.5%、49.2%,CAGR为125.4%,绝对数值与相对数值均在不断增长。测试机及配件业务此前营收规模与占比均较小,但2020年该业务营收迅速增长至0.31亿元,占比也由2018年的18.8%升至25.0%。此外,公司软件工具授权业务增长稳定,由2018年的0.11亿元增长至2020年的0.30亿元,CAGR为65.1%。


在成本管控方面,广立微的各项费用率均呈下降趋势,而与其他EDA公司类似,广立微的主要费用也为研发支出。2018-2020年,广立微的期间费用率分别为128.6%、66%、52.8%,公司早期费用超过营收。但随着公司的发展,营收的大幅增加以及成本的有效管控使得公司的财务结构得到大幅改善,各项期间费用率均呈现下降趋势。期间费用主要为研发费用,2018-2020年,公司研发费用率分别为79.3%、40.5%、35.7%,下降趋势同样是营收的大幅增长导致。从绝对值看,广立微的研发费用分别为0.25、0.27、0.41亿元,CAGR为28.1%,科研投入持续加码。


公司毛利率保持稳定,净利率与净利润逐渐优化。公司近三年的毛利率分别为91.6%、92.0%、85.3%,多年保持高位稳定的态势,这主要是因为公司的支出主要在于研发费用而非营业成本,行业特性决定公司天然拥有高毛利率。而在发展早期,由于公司营收端尚未放量,费用端研发投入较大,导致公司2018年净利率为-32.0%,而在2019与2020年,营收的大幅增长稀释了费用端的支出,净利率实现由负转正,分别为28.7%、40.2%。公司的净利润也由2018年的-0.10亿元增加至2020年的0.50亿元。


4、国内其他EDA公司组合


(4)思尔芯:前端设计验证及原型验证工具提供商


思尔芯成立于2004年1月,并在2018年被国微集团所收购,主要从事EDA行业中验证工具的开发与销售,业务聚焦于集成电路电子设计前端的验证业务,致力于打造EDA数字全流程工具平台。公司现已累计服务全球超过500家客户,涵盖国际知名的IC设计厂商、系统设计企业以及各类研究机构。国微思尔芯现有主要产品是原型验证系统和模块,通过自主开发的仿真编译软件、仿真运行软件、仿真调试软件和仿真加速硬件,采用建模验证、形式验证、软件仿真、门级仿真、硬件仿真、原型验证等多种先进验证方法学,并借助仿真验证云等多种技术手段,达到芯片设计环节中的功能验证目的,协助芯片开发者发现芯片设计中的缺陷并确保芯片功能的正确性,有效缩短芯片开发周期,提高芯片投片成功率。


2021年5月26日,国微思尔芯(S2C)发布架构设计解决方案“Genesis 芯神匠”。该产品提供一站式软硬件协同建模平台,用于解决设计师无法建模的难题,帮助其快速设计出高效能、低功耗的产品架构,加快产品上市时间。芯神匠提供的一站式平台,支持架构设计、软件开发、硬件协同设计、功能验证、系统检测等,将架构设计师的多种需求集成在一个平台上进行,最大化模型复用率。除此之外,Genesis运用不同抽象层次的建模技术,让使用者能够对IP、SoC、系统等不同层级进行效能和功耗分析。

(5)鸿芯微纳:后端设计布局布线EDA工具提供商


深圳鸿芯微纳技术有限公司成立于 2018 年,国微集团参股并管理,是一家从事国产数字集成电路EDA研发、生产和销售的公司,致力于在广阔的工艺节点和应用领域,为全球集成电路设计业提供全方位的解决方案和技术服务。


Aguda是鸿芯微纳技术有限公司的主要产品,其用于芯片设计中的布局布线,也是目前国内唯一能够提供完备的数字集成电路物理设计解决方案的国产EDA工具。产品涵盖从Netlist-In 到GDS-Out完整的电子设计自动化流程,从布局、预布线、布局优化、时钟树综合、时钟树优化、详细布线、顶层集成的全部技术。


(6)芯和半导体:射频、封装、系统仿真类EDA工具提供商


芯和半导体创建于2010年,前身为芯禾科技,是国产EDA行业的领军企业之一。提供覆盖IC、封装到系统的全产业链仿真EDA解决方案,致力于赋能和加速新一代高速高频智能电子产品的设计。公司在今年宣布完成超亿元人民币B轮融资,由上海赛领领投,上海物联网基金增持。此外,公司还获得2021年度中国IC设计成就奖之“年度技术突破EDA公司奖”。芯和半导体在后摩尔时代EDA设计流程中布局深远,芯和半导体覆盖芯片、封装到PCB板级的仿真类EDA工具,并在数字、模拟和3DIC仿真环节都布局了业界领先的工具。004年1月,并在2018年被国微集团所收购,主要从事EDA行业中验证工具的开发与销售,业务聚焦于集成电路电子设计前端的验证业务,致力于打造EDA数字全流程工具平台。


公司专注电子设计自动化 EDA 软件、集成无源器件 IPD 和 SiP设计服务。其中,EDA 产品可分为四大解决方案。

高速仿真解决方案:包括SnpExpert-S参数处理和分析工具,ViaExpert-三维过孔模型抽取工具,CableExpert-电缆建模和仿真工具,TmlExpert-传输线建模和仿真工具,ChannelExpert-链路仿真和分析工具,Heracles-高速信号自动验收流程工具。

芯片仿真解决方案:包括IRIS-射频芯片设计的验证工具,IRIS Plus-射频和微波电路电磁场仿真软件,iModeler-无源器件PDK抽取工具,iVerifier-无源器件PDK验证工具。

高级封装仿真解决方案:包括HERMES SI-封装和板级信号完整性分析工具,Metis-三维封装和芯片联合仿真工具。

云平台仿真解决方案:包括JobQuene-仿真项目统一管理工具,LibManager-模型库管理系统。

凭借强大产品竞争力,公司从最初的点工具开始,渐渐进入到EDA生态中,并在发展中不断深入产业,逐渐和Cadence、Synopsys等EDA厂商形成竞合关系,更在某些业务上形成了长期的合作伙伴关系。


芯和通过十年的研发形成了一整套从芯片、封装到板级的完整仿真EDA解决方案,芯和的全产业链仿真EDA打通了后摩尔时代IC设计的所有仿真节点:

       在先进工艺端,芯和的IRIS和iModeler工具在通过了各大晶圆厂的主流工艺的认证,提供了业界顶尖的片上芯片建模和仿真能力,保障芯片级的PPA;

在先进封装端,芯和的Metis和Hermes工具从BGA到wafer-level封装到2.5D/3D IC,乃至到新出现的芯片3D堆叠的转接板,都提供了完善的仿真分析能力。

此外,跟随着后摩尔时代以系统集成设计为发展的方向,芯和在支持好以上两块内容的同时,构建了“电子系统建模仿真分析”EDA平台,包括射频系统分析平台和高数数字系统分析平台等,从系统集成设计和分析的角度来帮助设计师提升各种电子产品的PPA,缩短产品上市周期。


(7)珂晶达:聚焦半导体制造类EDA工具,并延伸至空间辐射及效应仿真


苏州珂晶达电子有限公司(Cogenda)成立于2011年,从事科学计算软件开发,集成电路辅助设计软件开发和相关的技术服务,主要服务于半导体Foundry和Fabless厂商,航天、国防行业元器件厂商,大专院校和研究院所,客户已遍及国内、欧美和亚太区域。公司的主要产品包括半导体器件和工艺仿真(TCAD)软件;辐射环境、输运和效应仿真分析软件;多物理数值仿真软件;三维网格划分和数据可视化软件等专业软件。

百万网格 TCAD 仿真——Genius:Genius是跨越晶体管壁垒的商业TCAD仿真软件,它使得使一些电路单元的仿真变得可能,比如反相器、6管SRAM、锁存器和触发器,且仿真时间可以降低一个数量级,极大的提高了仿真效率。

可视化的 Genius——Visual TCAD:Visual TCAD 是器件仿真软件 Genius 的图形化用户界面,致力于提高易用性,以满足初级 TCAD 用户和学生的需求。

三维 TCAD 建模工具——Gds2Mesh:Gds2Mesh 是一个三维 TCAD 模型构建工具,它可以导入 GDSII 版图,然后结合预定义、可定制的工艺规则来生成三维器件模型。

工艺仿真实验平台——VisualFab:VisualFab是一个工艺仿真实验的综合管理平台,其设计理念来源于 Fab 工程师的工作方式,比如工艺模块、分批、晶圆、分批表。VisualFab 使得用户可以通过非常友好的图形界面来检查,设计晶圆分批实验。

空间轨道器件辐射效应预估软件——CRad:CRad 是预估卫星轨道上单粒子效应 (SEE) 发生率, 位移损伤 (TDD) 和总剂量效应 (TID) 的软件。是 ForeCAST 的专业版。相比于ForeCAST,CRad的功能模块可根据用户需求定制,对于飞行器的屏蔽计算也由一维升至三维。

高能粒子蒙特卡罗仿真——GSeat/VisualParticle:Gseat 是高能粒子在半导体器件中传输的蒙特卡罗仿真软件,也是珂晶达公司单粒子效应解决方案的一个组件。其可以与半导体器件仿真软件 Genius 和三维建模软件 Gds2Mesh 无缝地结合,一起构成珂晶达公司的单粒子效应机理分析解决方案。而VisualParticle则是 GSeat 的图形用户界面,用户可以设置入射高能粒子的参数,并选择模拟中的参数,也可以自由地拖动查看粒子传输的三维径迹。


(8)芯瑞微(Physim):电磁仿真工具提供商


芯瑞微公司成立于2019年底,研发及运营总部位于深圳市南山区,在上海及南京均设有分公司及研发团队。公司的管理与研发团队雄厚,拥有世界级的优秀工程师团队。芯瑞微公司CEO兼首席科学家郭安宇博士在EDA行业耕耘40余年,是IEEE, ASME等协会的高级成员,专攻电磁仿真和电热联合仿真领域,拥有多项技术专利。郭博士曾在Cadence公司担任研发总裁,之前任Apache和Sigrity公司研发总裁及首席架构师。

在产品上,芯瑞微公司以电磁仿真软件作为突破口,逐步扩展到其他物理场领域,为国内先进的芯片及系统设计公司保驾护航。公司推出的电磁仿真软件ACEM支持主流的芯片封装结构,包括并不限于Flip-Chip、QFN、WBBGA、HBPOP及PCB板级设计,可帮助用户实现SI/PI的信号完整性设计。ACEM也可以应用在天线仿真领域,支持贴片天线、圆极化微带天线及天线阵列结构和雷达的RCS仿真。


(9)九同方:射频芯片设计全流程工具提供商


公司成立于2011年,致力于研发完整的射频EDA系列软件,产品的完整性全国领先,技术指标达到国际水平。公司团队研发经验丰富,核心研发团队与管理团队内拥有多名EDA领域资深架构师和集成电路设计业界资深专家,具有资深行业经验与国际化事业,其中留美博士16人。


九同方目前有完整的射频EDA产品布局,主营业务为射频EDA软件,主要包括ePCD、eWave、eSpice、eSim、eRF、eViewer、eSchema等多款软件,后续将会逐渐切入到电、热、光、磁等宏观场景的综合仿真,是国内可对标Ansys的公司,无源器件建模工具ePCD可以实现VeloceRF的国产化替代。


(10)若贝:前端设计电路代码编辑、仿真及波形查看工具提供商


若贝(Robei)公司成立于2014年,其创始人吴国盛在美国丹佛大学获得计算机工程硕士学位后,先后在美国Wolfram Research Inc担任图像处理测试工程师和美国硅谷的赛灵思(Xilinx)担任高级软件工程师,具丰富行业经验。公司拥有Robei EDA,自适应芯片、若贝八角板三大产品。

其中,Robei EDA工具具备可视化架构设计、算法编程、结构层自动代码生成、编译仿真与波形查看等功能。设计完成后可以自动生成完整Verilog代码。可视化分层设计架构可以让工程师边搭建边编程,具备例化直观,无需记忆引脚名称,减少错误。


自适应芯片则拥有全新的高性能低功耗处理器架构,能在性能要求苛刻的情况下达到低功耗高性能计算的最优化,同时自适应芯片具备动态可重构功能,实现微秒到纳秒级别全部或部分动态重构。

若贝八角板是一款FPGA开发板,可以用于系统设计与教育教学、竞赛、IC验证、系统控制、挖矿、云计算等用途。其尺寸小,为68x68mm。其功能齐全,非常适合FPGA开发者使用与携带,是为硬件工程师量身定做的便携式开发环境。


(11)奥肯思:电子电气设计自动化和管理信息化方案与服务提供商


奥肯思(Acconsys)科技有限公司成立于2002年,是国内领先的电子电气设计自动化和管理信息化方案与服务提供商。公司通过自主开发和产品集成,为智能制造行业提供研发工程数据管理平台,在智慧院所建设以及智能制造行业已经有了多个项目成功实施。公司业务包括三维模型库及其应用、EDMPro™ —电子电气设计管理系统平台、信息化咨询。

三维模型库及其应用:三维模型库是电子设计资源库不可或缺的部分,在基本的符号封装库建立之后,三维模型库的建立是设计技术管理发展的必然,电子元器件的三维模型不仅能用于电子设计,还能用于如下方面:(1)数字化样机,全数字化样机的建立与管理是机电产品研发与数据管理的必然趋势,为适应这个发展趋势,需要为产品零件建立适用的三维模型。(2)机电协同,电子设计与结构设计的协同需求使得电子元器件精确的三维模型的建立变得必要,三维模型可以同时在PCB设计环境和结构设计环境中使用,并以此协调双方的设计要求。

设计资源的综合管理:EDMPro™是奥肯思公司针对电子电气(EE)设计管理(热点链接到“电子电气设计管理”理念)领域提供的一套管理平台。此平台包含资源管理、工程协同、过程协同、数据协同、系统协同、产品导入六大模块,而EDMPortal则是本系统的入口界面。该平台为工程师提供一个协同技术与管理的工作入口,工程师可以访问设计工具本身,也可以访问设计所用的技术资源库,同时还可以与企业管理信息系统予以流程和数据的协同。


此外,公司在发展过程中还与国内外众多电子电气领域技术厂商达成合作。主要包括:Siemens、Mentor(a Siemens Business)、ClioSoft、Dorado、INVIA、PRO DESIGN、PROPlus、QuickLogic、Temento、Archband、Floadia、PLDA等公司。


(12)行芯科技:寄生参数提取、Signoff等工具提供商


行芯科技成立于2018年,是国产高起点、具有完全自主知识产权和国际竞争力的EDA和IP高科技企业。公司致力于从传统工艺到先进工艺,为IC设计企业提供领先的EDA工具链和解决方案。公司核心团队在EDA和芯片设计领域拥有平均超过20年的丰富经验。公司产品分为GloryEX(全芯片 RC寄生参数提取工具)、GloryBolt(功耗/EM/IR/可靠性Signoff平台)、PhyBolt(多物理场耦合分析平台)

GloryEX全芯片RC寄生参数提取工具:GloryEX为芯片设计提供Signoff精度的高性能RC寄生参数提取解决方案。支持先进工艺节点的物理效应建模,支持16/14/12/10/7nm及更先进工艺制程的FinFET结构及更为复杂的特殊结构。

GloryBolt功耗/EM/IR/可靠性Signoff平台:GloryBolt强大的分析引擎支持上亿规模单元的大规模设计,同时能准确地提供芯片签核精度的功耗、电流密度、压降、电迁移、可靠性等分析结果。

PhyBolt多物理场耦合分析平台:PhyBolt提供完整的IC-PKG-BOARD系统功耗与热耦合解决方案,内置的求解器能够精确模拟传导行为。支持自定义网格设置参数,根据精度需求和算力选择最合适的参数方案。支持不同格式CAD文件与芯片版图GDS文件导入、自带多种热模型。


(13)全芯智造:器件仿真和计算光刻工具提供商


全芯智造成立于2019年9月,由国际领先的EDA公司Synopsys、国内知名创投武岳峰资本与中电华大、中科院微电子所等联合注资成立,致力于通过人工智能等新兴技术改造制造业,实现由专家知识到人工智能的进化。公司注册资本1亿元人民币,总部位于合肥,在上海和北京设有分公司。全芯智造汇集了一批EDA、晶圆制造和人工智能等领域的领军人才,平均从业年限20年以上,具备覆盖制造产业链的专家知识,以及智能制造等落地经验。全芯智造从制程器件仿真和计算光刻技术等EDA点工具出发,未来将布局打造大数据+人工智能驱动的集成电路智能制造平台。此举将填补中国集成电路制造缺乏核心支撑软件和智能“大脑”的空白,完善产业链,有力地提升中国集成电路制造业的竞争力和产业地位。


(14)芯华章:数字前端验证及仿真工具提供商


芯华章科技股份有限公司成立于2020年3月,是一家立足中国、面向全球的国产集成电路电子自动化智能软件和系统公司。公司于2021年5月13日,宣布完成超过4亿元Pre-B轮融资,累计融资金额超12亿元。Pre-B轮融资将继续投入吸引全球尖端人才加入芯华章,启动EDA 2.0下一阶段的研究及技术创新。


芯华章以智能调试、智能编译、智能验证座舱为三大基座,提供全面覆盖数字芯片验证需求的五大产品线包括:硬件仿真系统、FPGA原型验证系统、智能验证、形式验证以及逻辑仿真为合作伙伴提供开创性地芯片验证解决方案与专家级顾问服务。同时,芯华章致力于面向未来的EDA 2.0 软件和智能化电子设计平台的研究与开发,以技术革新加速芯片创新效率,让芯片设计更简单、更普惠。


作为目前国内数字验证EDA技术的突破者,芯华章与1月16日荣获2021中国IC风云榜“年度最具成长潜力奖”奖项。


(15)芯行纪:数字设计ECO工具提供商


公司成立于2020年,着力于自主研发新一代数字芯片实现EDA技术和提供高端数字芯片设计解决方案。6月7日消息,芯行纪宣布完成数亿元Pre-A轮融资,本轮融资由红杉中国、云晖资本、高榕资本、松禾资本联合领投,真格基金参与投资。公司将在现有的具有世界级研发实力的团队基础上进一步吸引招募高端专业人才和新技术领域专家,持续创新性研发,加速推进新一代数字实现EDA技术产品化。

公司产品主要包括诊断系统、修复系统、变更系统三大系统。产品拥有高效、易操作的GUI图形用户界面,用途多样、灵活变通的ECO方法,能够进行全面物理感知。

诊断系统包括PLEXOR、MONITOR两大子产品。PLEXOR基于Attribute Grid为用户提供多维度、高精度的诊断,并且针对设计潜在问题提供修正方案;而MONITOR为用户提供可以实时控制、监控ECO进度和对比ECO结果的平台。

修复系统包括Tweaker-A1、Tweaker-R1、Tweaker-P1,分别针对设计资源、电压降违例、Dynamic Power进行优化。

而变更系统则主要对Function/Timing、Leakage Power、Clock Network等进行优化,ECO结果并通过Design Pruner和Corner Pruner减少不必要数据对内存和运行时间的消耗。


(16)立创:国产PCB工具提供商


立创商城成立于2011年,是国内领先的现货元器件交易平台,致力于为客户提供一站式电子元器件线上采购服务。公司自营服务涵盖:立创EDA、行业领先的PCB打样/中小批量、元器件商城、钢网制造、SMT贴片、电子设计教育及方案。其中,立创EDA是基于JavaScript,完全由中国团队独立研发,并拥有完全的独立自主知识产权的EDA工具。产品国内版为LCEDA,国外版为EasyEDA。公司力争将其发展为更简单,更强大的国产在线PCB设计软件。


立创EDA拥有超过百万的免费库,已创建超过一百多万种实时更新的元件,帮助使用者专注于芯片设计。立创EDA产品支持导入使用者常用封装库,整合立创商城元器件目录。同时立创EDA还集成原理图设计、PCB设计、库绘制、工程管理、团队管理等多个功能,帮助用户实现从团队到项目再到产品的高效管理。


(17)阿卡思微:芯片数字前端形式验证工具提供商


上海阿卡思微电子技术有限公司由硅谷回国的EDA专家于2020年5月成立,是目前国内唯一的芯片数字前端形式化验证EDA软件供应商。公司核心人员来自于Cadence,Synopsys,Xilinx等国际知名EDA公司和芯片设计公司,平均EDA行业经验超过15年,是多项业内知名软件工具的主研或管理者。公司主营业务为集成电路设计自动化系统(EDA)的研发和咨询。目前,公司已成功推出两款形式验证工具——AveMC与AveCEC。

AveMC自动化验证工具软件:产品应用于芯片设计的功能特性验证。其能根据用户设计要求提供验证所需的属性和约束,用数学归纳和推理的方法验证属性与约束是否正确。如果不正确会自动生成可用于仿真的激励链,以便于查错。形式验证的数学严密性使AveMC成为芯片设计的必备选择。

AveCEC等价验证工具软件:AveCEC支持设计全流程,能独立于任何工具实现,能处理大型设计。AveCEC采用数学方法,穷尽所有情况,不需要用测试向量,确保设计实现和黄金设计一致。


此外,根据企查查资料显示,阿卡思微于6月29日发生工商变更,新增华为旗下哈勃科技投资有限公司等为股东,持股比例为5%。公司注册资本也从原来的1200万元提升至1600万元。


(18)芯愿景:集成电路分析和设计服务提供商


北京芯愿景软件技术股份有限公司创立于2002年,依托自主研发的EDA软件,向全球客户提供集成电路分析和集成电路设计服务。公司产品经过多年发展,已为半数以上的全球半导体领导厂商提供过知识产权分析鉴定服务,技术能力和专业水平得到了客户、法院、知识产权鉴定机构和律师事务所的广泛认可,并在2020年6月28日获得ASPENCORE”2020年度杰出IC设计服务公司“奖项。


芯愿景自创立起就坚持自主研发的集成电路EDA软件,公司将EDA软件需求定位于IC分析服务和设计服务领域,并逐步形成六大软件产品线、38个软件产品。六个系统分别为显微图像采集和处理系统(Filmshop)、显微图像实时处理系统(Panovas Pro)、高性能图像自动算法系统(Catalysis Series)、集成电路分析再设计系统(ChipLogic Family)、集成电路分析验证系统(Hierux System)、集成电路设计优化系统(BoolSmart System)。产品拥有核心技术引领、执行效率提升等核心作用,是各类业务开展中的基础性技术工具,亦可直接授权客户使用。

Filmshop:公司研发的第一代显微图像采集和处理系统,支持光学和电子显微镜的大规模图像采集,及IC全景图像的同层无缝拼接和异层精确对准,适用于4TB量级图像采集、65纳米以上工艺、千万门级规模的IC图像处理。

Panovas Pro:公司研发的新一代显微图像处理系统,采用64位存储地址空间、虚拟化实时处理技术,适用于5纳米以上工艺、4TB级规模的IC图像处理。


Catalysis Series:针对显微图像特点,对模拟和数字电路基本布图结构建模,利用计算机视觉和深度学习技术自动识别出引线/孔/模拟器件/数字单元等电路结构,对超大规模数字电路可实现99%以上的自动识别率。

ChipLogic Family:用于IC技术分析中的网表提取和电路分析,采用集中式数据存储,支持细粒度操作级数据同步及多用户并发处理,适用于超大规模数字电路IC项目。


Hierux System:用于IC技术分析和知识产权分析,包含电路编辑、电路整理、版图设计等模块;基于自主HDB数据库引擎,提供4亿门级电路提取和2,000万门级电路整理能力,适用于复杂层次结构的SoC等产品;还可用于IC全定制版图的设计和验证。

BoolSmart System:用于数字IC分析整理的模块自动识别和挖掘工具,可以用于参考设计;采用自主HDB数据库引擎,与Hierux可实现互操作,是支撑IC设计服务的重要技术工具。


(19)九霄智能:Verilog开发工具及IDE开发环境提供商


上海九霄智能科技有限公司成立于2017年。公司重点专注于Verilog开发工具,致力于解决产品短缺、误排查周期长、寄存器复杂和验证耗费人力四大行业痛点。UltraEDA为公司的第一款产品,拥有四大特色:一是极友好的IDE环境;二是大量lint检查规则;三是寄存器分析;四是自动验证平台。公开平台开源项目测试结果显示, UltraEDA在芯片代码静态检查的速度、检测能力上全面优于对手。公司产品于2021年3月份发布,目前已经拥有两家付费客户,二十余家试用客户。公司规划今年能完成商业化推广,首年突破20家商用客户,明年突破60家。


(20)国微控股(港股上市):布局三家EDA公司


国微集团起源于1993年,业务主要覆盖安全芯片设计及应用、EDA系统的研发和应用以及第三代半导体产品研发和生产等。作为深圳第一家半导体设计企业,国微集团先后承接了国家集成电路908、909工程,主要聚焦于安全芯片及其应用领域,孵化培育了多家优秀企业。此外,国微集团于2020年6月获得“中国IC设计成就奖”之“中国杰出技术服务IC设计公司”及“海外市场杰出表现IC设计公司”。


2018年,国微集团开始专注于芯片设计全流程EDA系统开发与应用。研究内容面向先进工艺和国产高端芯片的需求,致力于打造数字芯片设计含硬件仿真的全流程EDA系统。国微集团是国微控股的全资子公司,国微控股旗下的上海国微思尔芯技术股份有限公司是业内领先的快速原型验证及仿真系统的EDA工具研发、销售及设计服务提供商,目前服务于全球超过500家客户。国微思尔芯全部产品自主研发,拥有多项专利和软件著作权。深圳鸿芯微纳技术有限公司,成立于2018年,是国微集团参股并管理的EDA后端设计软件研发的高科技公司,致力于国产数字集成电路电子设计自动化(EDA)研发、生产和销售。主要研发布局布线工具,完成数字集成电路EDA平台关键节点的技术部署,实现国有半导体产业链在这一关键环节的技术突破,公司产品已得到多家头部企业的认同和使用。上海国微芯芯半导体有限公司亦为专注于EDA的研发和设计服务。


(21)东方晶源:良率优化和OPC工具提供商


东方晶源微电子科技(北京)有限公司成立于2014年,总部位于北京亦庄经济技术开发区,是一家专注于集成电路良率管理的企业。公司自成立以来坚持以创新引领发展,申报国内外发明专利132项,授权发明专利45项,软件著作权14项,注册商标14项。获得“国家高新技术企业”、“中关村高新技术企业”、“北京市专利试点企业”、“博士后工作站”等荣誉。作为高新技术企业,人才是根本。东方晶源研发人员占比近70%,北京市海聚和亦麒麟人才各4人,核心成员拥有美国硅谷、日本以及欧洲等世界一流半导体科技公司的产品研发和管理经验。


公司现主要产品为纳米级电子束缺陷检测装备(EBI)和关键尺寸量测装备(CD-SEM)、计算光刻产品(OPC)以及微电子设计与制造智能良率优化平台(HPOTM),其中OPC是主要用于光刻掩膜版优化的必要软件。OPC连接IC设计与IC制造,其作用是保证硅片最终图像不失真,从而提出产品良率。此前的计算光刻产品提供商全部来自于美国,而东方晶源产品通过深度学习和大数据对光刻制程精确建模,优化工艺窗口,创新地解决了全芯片ILT(反向光刻)难题。此外,HPO兼具可扩展性,无缝连接设计和制造,从而实现芯片良率的显著提升。


(22)飞谱电子:工业设计及仿真分析软件提供商


无锡飞谱电子信息技术有限公司成立于2014年,是一家专注于工业设计与仿真分析软件研发的企业。公司基于电磁场核心算法的领先技术,所开发的EDA软件工具能够为芯片设计与制造、高速封装与集成、天线设计与布局、雷达隐身与探测等开发提供快速和先进的分析验证及解决方案。继获哈勃科技战略投资后,公司近日宣布完成数千万元的Pre-A轮融资,由毅达资本领投,原有股东深创投继续加持,无锡创微等多家投资机构共同参与投资。


公司产品主要为Rainbow EM Studio与Rainbow SPBLinks。产品广泛应用于集成电路、通信系统、国防航空、汽车电子等工业领域。

Rainbow EM Studio 是一款通用的三维电磁场全波分析平台软件,是目前国内首个自主研发并满足工业应用标准的高频电磁场仿真系统。该软件包括有限元(FEM3D)和边界元(BEM3D) 两个电磁场求解器模块,可以用于分析三维任意形状的非均匀材料物体,涵盖电小尺寸到电大尺寸问题;拥有专业的图形用户界面,支持参数化几何建模、智能对象捕捉及复杂的几何运算;提供丰富的后处理数据分析和多维显示;支持基于Python脚本二次开发和用户定制。

Rainbow SPBLinks 是一款实现Cadence与Rainbow平台无缝连接的软件工具,帮助Cadence用户快速地实现从设计版图到电磁仿真模型的转换;提供方便的仿真参数设置;支持自动生成Python脚本,并自动调用Rainbow EM studio仿真模块;是目前唯一能够支持参数化的转换工具,方便用户在仿真环境中修改和优化设计模型。


(23)立芯软件:逻辑综合和物理设计综合解决方案提供商


上海立芯软件科技有限公司成立于2020年,是一家物理设计和逻辑综合等集成电路电子设计自动化工具开发商,致力于通过自主研发形式助力搭建中国自主可控的芯片研发生态系统。公司现有大规模集成电路布局工具Leplace,可处理千万级的单元规模(百亿级晶体管)。公司已在上海、福州设有研发中心,团队由硅谷归国工业界顶级专家、学术界的知名科学家, 和资深技术开发人员组成。此外,根据企查查资料显示,立芯软件于2021年2月发生工商变更,新增投资者哈勃科技以及深圳市红土善利私募股权投资基金合伙企业(有限合伙)。立芯软件的注册资本由100万元变更至133.34万元,其中哈勃科技认缴出资额为26.67万元,深圳市红土善利私募股权投资基金合伙企业(有限合伙)认缴出资额为6.67万元。


(24)英诺达:云化EDA工具提供商,助力云端算力加速


英诺达成立于2020年,致力于为全国IC设计企业、科研院所、高等院校等提供IC设计相关的EDA硬件和IT方面的技术支持、云端算力加速等专业化的服务。公司的远景目标是通过EDA软硬件上云的实践,配合本土的研发,摸索出适合中国国情的工业软件上云的路径与模式,为促进中国半导体产业的发展。2021年4月14日公司与Cadence签署协议,作为Cadence独家授权供应商,在中国为IC设计企业提供基于Cadence EDA硬件技术的云平台服务。


公司主营EDA硬件验证的云服务提供中小客户可负担,部署灵活的EDA,云算力,AE/CAD/IT 支持,主营产品为Palladium Z1。与已经功成名就业界顶尖的 Palladium XP 平台相比,该平台基于处理器的计算引擎和 Verification Xccelerator Emulator(VXE)软件的编译速度可提升最高 2 倍,可运行对性能要求更高的验证。Palladium Z1 平台进一步优化系统设计与验证,配置多种新特性,包括高达 92 亿逻辑门容量、 高级除错及覆盖率支持、硬件/软件协同验证和使用验证虚拟机(VVM)进行交互式离线除错。同时,该平台还支持动态功耗分析 (DPA)、软硬知识产权(IP)和度量驱动的验证。


(25)鸿之微:材料设计和工艺仿真软件提供商


鸿之微科技(上海)股份有限公司成立于2014年9月,是国内专注于从事材料设计与工艺仿真软件开发的高新技术企业。鸿之微拥有庞大的技术顾问团队,以鸿之微科学研究院、鸿之微-高校联合研究中心、鸿之微大学等板块为核心,目前已经有多名海内外院士、国家千人计划和杰青、长江学者等技术专家。公司通过与清华大学、中科院物理所、中科院微电子所等高校和研究院所合作,依托其独特的产学研模式研发出诸多软件,缩短客户研发时间,帮助客户提升工艺水平,提高产品良率。


公司主要为客户提供专业的材料设计和工艺仿真软件,同时为客户提供高性能的计算云平台、高品质的计算服务和高水平定制化的计算解决方案。公司产品被广泛应用于半导体材料及器件设计、新兴电子材料设计、锂电材料设计、精细化工材料设计、合金金属材料设计等领域。产品主要包括:Device Studio、Data Studio、FIRST、MOMAP、Nanodcal、Nanoskif、Nanoskim、RESCU、STEMS,各产品情况如下:


(26)汤谷智能:聚焦数字设计和IP、信创解决方案及可信计算


汤谷智能成立于2017年,专注于自主可控、安全可信的集成电路设计、研发与销售,致力于成为国内领先的集成电路IP授权和信创企业。研发团队拥有数十年以上集成电路研发设计和量产经验,主要创始人是“中国巨型计算机之父”团队成员,公司得到多位工程院院士的支持。公司成立三年实现收入规模数十倍增长,销售额已经超过五千万,是国内IP授权和信创赛道成长最快的企业之一。


公司业务主要数字设计与IP、信创解决方案、可信计算三大业务。在研发能力基础上,公司为客户提供自主、可控、可信的IT基础设施解决方案,并与全球第一的IT分销商、国内顶尖云计算公司、国内设计工具龙头厂商、国产处理器厂商等客户达成长期合作。


(27)奇捷科技:数字设计ECO、形式验证及智能布局布线工具提供商


奇捷科技于2014年在香港成立,是香港第一家从事电子设计自动化(EDA)的高科技公司,初创团队包括香港中文大学计算机科学与工程系教授与多名博士毕业生,创始团队在研究生期间,参加了2012-2014年由IEEE/ACM国际计算机辅助设计会议(ICCAD)举办的CAD竞赛,并连续三年获得了世界冠军。目前,奇捷科技已经推出一款商业化产品——自动化逻辑功能变更工具EasyECO,其可以通过后期局部的逻辑补丁将前期错误的逻辑功能进行修正或增加逻辑功能。相比起手动ECO或现有传统ECO工具,EasyECO自动化生成的补丁尺寸更小,具备完整、稳定、高效、易用等特点。测试结构显示,EasyECo的运行时间较传统工具快数倍,所需的资源数量则减少30%,在某些Case上所需资源数量甚至可减少10倍以上。


除EasyECO,公司还拟向市场推出Formal Arithmetic Verifier(FAV)算数逻辑形式验证工具,与Easy-iPlace智能布局布线工具。FAV工具在ICCAD CAD Contest 2014的测试环境中,完成率达到了(NP Complete)100%。设立了算数逻辑形式验证工具的行业基准。而Easy-iPlace则可以使芯片的曼哈顿总导向长度减少1-3%,从而获得经过优化的Placement结果。


(28)蓝海微:聚焦“小众”客户群体,多产品线助力客户开发效率提升


天津蓝海微科技有限公司成立于2009年,主要从事EDA软件服务与EDA工具的定制化开发。公司在发展过程中将重点放在“小众”客户群体,专注于开发细分领域的专用EDA工具,避开“红海”,寻找“蓝海”(公司名的含义)。公司的创始团队拥有深厚的技术背景,了解IC设计难点与痛点,并有针对性地提出技术解决方案。以董事长兼总经理的侯劲松为代表,公司创始团队具有近20年的EDA开发、市场和运营经验,在寄生参数提取、版图验证、OpenAccess平台软件开发、PDK开发与自动生成等多个领域具有独到的技术优势。


公司产品多样,在寄生参数提取、版图验证、OpenAccess平台软件开发、PDK开发与自动生成等多个领域具有独到的技术优势。以Barde工具为例,传统的Pcell QA工具在验证LVS是否正确时,需要用户针对不同器件设置较多与连接性相关的参数才能达到LVS Clean,而蓝海微的Barde工具能够极大简化该流程,用户仅需设置几个全局性的参数即可达到LVS Clean。除Barde外,公司还拥有多个产品类型,应用于多个细分领域中。


(29)亚科鸿禹:基于FPGA的SoC/ASIC原型验证和硬件仿真加速器工具提供商


亚科鸿禹自2009年成立以来,一直深耕于FPGA原型验证、融合平台化加速仿真,是全球领先的FPGA原型验证平台供应商和优秀的国产硬件仿真加速器供应商。公司研发工程师团队拥有近60人,核心成员在国内外知名EDA公司相关领域的平均从业年限超过15年。此外,公司与清华大学集成电路学院EDA课题组、合肥工业大学微电子所、江南大学计算机与人工智能学院等知名院校在EDA技术研发方面的产学研合作关系逐渐深化,校企合作经验丰富。得益于良好的研发基础与产品质量,公司产品广泛服务于国内外集成电路设计公司、高校和相关研究所,覆盖5G、人工智能、自动驾驶、AIoT、存储等多个新兴应用领域,客户累计近400家。

公司是国内最早从事FPGA原型验证工具研发的公司之一,验证产品紧跟IC设计、制程工艺的革新不断迭代,在满足用户逻辑容量需求的前提下,为用户提供自动分割,深度调试,混合验证等功能。在立足桌面化FPGA硬件仿真加速器产品的基础上,开发出支持“高效的调试纠错能力”,“完整信号可见性”,“精准的功耗分析”以及“Hybrid混合验证”等功能的大型硬件仿真加速器-HyperEMU系列。积极探索硬件仿真加速器产品在“企业私有云”以及“开放云平台”的部署方案。

目前,公司客户覆盖瑞芯微、平头哥半导体、晶晨股份、AMD、比特大陆、北京君正等国内外知名半导体厂商,同时与中科院电子学研究所、清华大学、北京大学、复旦大学、上海交通大学等科研机构保持紧密的合作关系。


(30)法动科技:射频领域电磁仿真工具提供商


杭州法动科技有限公司成立于2017年,是杭州泛利科技有限公司的全资子公司。作为拥有硅谷及斯坦福创新基因的国际一流团队,我们专业提供射频微波电子设计自动化(EDA)软件,凭借自主研发的大容量、快速三维全波电磁仿真引擎和基于工人智能技术的高效系统级仿真引擎,能够在射频微波芯片、封装、高速PCB等领域为用户提供快速准确的电磁仿真、建模及优化设计方案。同时,我们可以为包括移动通信、物联网、5G、雷达、卫星通信系统和高速数字设计在内的产品提供高水平设计开发服务。

法动科技可为客户提供芯片级电磁仿真解决方案、PCB级电磁仿真解决方案、芯片-封装-PCB联合电磁仿真解决方案,其提供的EDA工具产品主要包括UltraEM、UltraEM XC、SuperEM、EMCompiler等。


5、风险提示


1)EDA市场规模相对有限、市场格局现状、国内EDA公司产品种类丰富度较低导致竞争风险及国产替代进度不及预期的风险;


2)研发成果不达预期或者研发投入超过预期的风险;


3)核心人员流失及技术人员成本上升风险;






招商电子团队简介


鄢凡:北京大学信息管理、经济学双学士,光华管理学院硕士,13年证券从业经验,08-11年中信证券,11年加盟招商证券,任电子行业首席分析师。11/12/14/15/16/17/19/20年《新财富》电子行业最佳分析师第2/5/2/2/4/3/3/4名;11/12/14/15/16/17/18/19/20年《水晶球》电子第2/4/1/2/3/3/2/3/3名;10/14/15/16/17/18/19/20年《金牛奖》TMT、电子第1/2/3/3/3/3/2/1名;2018、2019年最具价值金牛分析师。


张益敏:上海交通大学工学硕士,2018年在太平洋证券,2019年加入招商电子团队,任电子行业分析师。


卢志奇:复旦大学电子工程本科、资产评估硕士,3年Synopsys工作经验,2019年在东方阿尔法基金,2021年加入招商电子团队,任电子行业分析师,主要覆盖半导体领域。


曹辉:上海交通大学工学硕士,2019/2020年就职于西南证券/浙商证券,2021年加入招商电子团队,任电子行业分析师,主要覆盖半导体领域。


王恬:电子科技大学金融学、工学双学士,北京大学金融学硕士,2020年在浙商证券,2021年加入招商电子团队,任电子行业分析师。


关注创芯人才网,搜索职位

关注创芯大讲堂,祝您IC技能更上一层楼!

我就知道你“在看”


EETOP EETOP半导体社区-国内知名的半导体行业媒体、半导体论坛、IC论坛、集成电路论坛、电子工程师博客、工程师BBS。
评论 (0)
我要评论
0
17
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦