答题 | 带均衡的data信号!第一手DDR5仿真资料(下)

高速先生 2021-08-27 14:36


上期话题

带均衡的data信号!第一手DDR5仿真资料(下)

(戳标题,即可查看上期文章回顾)


关于DDR5的技术,大家还有什么想知道或者有自己想法的,都可以给我们留言哈!



感谢各位网友的评论,高速先生也说下我们的想法哈:


1,DDR5的速率的确达到了不少高速信号的传输速率水平,因此除了常规的布局布线需要满足布局严格的要求外,肯定也需要一些硬件配置的加持,就例如这两周文章所说的地址信号ODT和数据信号DFE,才能更好的把握信号质量;


2,很多网友关心仿真这方面的问题,高速先生表示非常欢迎,很多朋友问到DDR5的一些参考电平,眼图标准,这个高速先生建议在jesd标准上去慢慢体会,你们要的所有标准都能在上面找到哈;


3,另外关于数据信号DFE的功能,在硬件配置上最简单的方法就是自适应调整,这样系统能在内部算法后给出最佳的均衡配置,当然也可以手动去调节每一个tap的参数,当然时间会耗费得更多一点哈;


总之,DDR5的时代已经到来,高速先生也会持续关注这一块的新技术,然后及时和大家分享一些重要的信息哈,请大家继续关注高速先生!



(以下内容选自部分网友答题)

DDR5.要用到什么等级的板材呢? 

@ 两处闲愁

评分:2分

DDR5对于主控芯片的要求有哪些变化?是可以直接替代升级吗

@ moody

评分:2分

想知道DDR5在设计上布板走线上要求较之以前有哪些改变的,有哪些地方变复杂了,又有哪些地方变简单啦? 

@ 杆

评分:2分

DDR的发展对于画图员来说,处理信号变得越来越简单,减轻了移动鼠标的工作量。课堂减负后,课外活动、艺术素质越来越受家长的关注。有点时间,可以和硬汉调试时序,通过示波器的波形变换来检讨线束绕来绕去的等长。有点时间,可以和仿真员设置参数,通过屏幕上的七彩云图来调整星棋罗布的过孔。有点时间,可以和东哥聊聊工艺,通过细致显微观察了解薄如蝉翼的贴片合金层。想在以后文章中了解DDR5的等长时序,对板材叠层有什么要求。

@ 山水江南

评分:3分

ddr5的数据,地址,控制,时钟等信号的通用眼图模板spec是多少? 

@  欧阳

评分:2分

DDR5的布局布线跟ddr3,ddr4有何不同或要额外注意的,比如走线阻抗等。

@  

评分:2分

ddr5的仿真模型和其控制器的仿真模型方便提供一下吗,还是软件已经自带了
ddr5 dfe的值是不是可以training出来,还是要手动设置 

@  LUCIA

评分:2分

颗粒的ibis-ami模型能共享一下吗 

@  天空

评分:2分

我想了解一下,接受器的均衡参数分别代表什么意思?怎么设置?难道都是设置为自适应吗? 

@  Ben

评分:2分

如何看2021积分排行榜:

在主页输入关键词:2021积分



回复数字获取往期文章。(向上滑阅览)

回复36→高速串行之S参数系列

回复35→高速串行之编码系列

回复34→高速串行之S参数-连接器系列

回复33→高速串行简史系列

回复32→电源系列(下)

回复31→电源系列(上)

回复30→DDR系列(下)

回复29→DDR系列(上)

回复28→层叠系列(下)

回复27→层叠系列(上)

回复26→拓扑和端接系列(下)

回复25→拓扑和端接系列(上)

回复24→反射详解系列文章

回复23→阻抗系列(下)

回复22→阻抗系列(中)

回复21→阻抗系列(上)

回复20→绕线与时序

回复19→SERDES与CDR系列

回复18→既等长,为何不等时系列

回复17→cadence等长处理&规则设置

回复16→DDR时序学习笔记系列

回复15→串行系列

回复14→DDR信号完整性仿真介绍系列

回复13→PCB设计技巧分享一二

回复12→高速设计三座大山

回复11→PCB设计十大误区-绕不完的等长系列

回复10→PCB设计十大误区三

回复09→DDRX系列

回复08→高速串行系列

回复07→设计先生之回流设计系列

回复06→略谈Allegro Pcb Design 小技巧

回复05→PCB设计十大误区一二

回复04→微带线系列

回复03→抽丝剥茧系列

回复02→串扰探秘系列

回复01→案例分享系列


扫码关注

微信号|高速先生

高速先生 一博科技自媒体,用浅显易懂的方式讲述高速设计,有“工程师掌上图书馆”之美称,随时随地为网友解答高速设计技术问题。
评论 (0)
热门推荐
X
广告
我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦