答题 | 这种让人崩溃到进医院的阻抗标注你做过吗

高速先生 2021-11-26 18:00


上期话题

这种让人崩溃到进医院的阻抗标注你做过吗

(戳标题,即可查看上期文章回顾)


各位大神,关于PCB的阻抗标注,大家还遇到过什么稀奇的标注,来大家聊起来。



说句实话,当时写这篇文章时,感觉它的内容技术含量不高,并且当时发表时,自已也没有信心。谁知道,这么一个小小的阻抗线标注,把大家的热情调动起来了。大家有很多好的建议,值得推广。但是关于阻抗的标注,个人还是有下面的几点建议:


1.阻抗除非有特殊要求,(比如阻抗线是铜皮组成,无法通过线宽查找到)否则不要截图。


2.更不要和文中的方式一样,单独截图出来,真的找阻抗太痛苦了。PCB是自已设计的,找图截图都很麻烦,更何况是一个陌生人(工程师)在一个陌生的板子内,看图找线,并且是多种线宽重叠的透视模式。


3.还有网友说先截图,再通过表格把阻抗标示出来,其实这种痛苦程度也很高,因为工程的CAM工程师先通过线宽线距找到阻抗线,然后还要和你所截的图形比对一遍,如果截图和表格内容一致还好,如果内容不一致,那还是要发工程确认的,浪费的时间更多。


4.也不建议直接做一个EXCEL表格,因为这个表格在下单的过程中会在各个部门转来转去,最后有可能被弄丢,然后阻抗信息也没有了。


5.还是强烈推荐将所有阻抗信息写在GEREBER内,用文中一样的表格。

最后感觉大家的积极发言,更要感谢网友对我司的肯定和支持。



(以下内容选自部分网友答题)

高亮截图,单独列表列阻抗明细。和厂家多沟通,有时厂家会给你建议的标注方法和格式

@ 杆

评分:2分

以前我就是对要阻抗管控的信号,进行高亮,每层截图,并用表格说明阻抗大小、误差、测试点+-位置。没想到给板厂前处理人员带来这么多麻烦。后来有客户要求板图是cadence格式,输出Gerber和ODB图层上要有叠层、阻抗模拟的线宽线距。ODB发板厂时,还要配CAD图对后续测试的说明,上面有测试点位置,或PN管脚位置。

@ 山水江南

评分:3分

我们公司比较正规,单端通过线宽,差分通过线宽线距来确定哪些需要做阻抗控制。并且不同阻抗要求的线宽不重复。我见过奇葩的公司是截图确认阻抗的,太为难制版厂的cam工程师了 

@ 欧阳

评分:3分

一般都会把每层要做阻抗的线高亮截图,用以前板厂推荐的叠层,但有时候板厂会微调走线线宽线距或其它参数。

@ 涌

评分:2分

一般至少还是要给出所在层及线宽线距吧,不然就这么截图没法找。 

@  两处闲愁

评分:2分

PCIE5  32G,4个 

@  冰淇淋

评分:2分

做class标注

@  F 7

评分:2分

可以说版厂的工程师最讨厌这种了,找线烦得要很,不多还好,多的怎么办?
设计的工程师懂哪些要控制阻抗的,但版厂不知道啊,能不能在设计时给下工序的人有个好的开始?不是设计完就了事了 

@  倚楼听风

评分:3分

不都是要求一键出GERBER的吗?里面就有叠层信息的,包括线宽,阻抗等要求的。

@  Alan

评分:2分

初来产品公司,看到之前的同事都是在PCB里面高亮网络后,单独每一层截图说明第X层下列高亮走线控制多少欧姆。后来我就问她,怎么保证工厂工人没有看走眼,工厂导入软件后这些高亮就没有了?如果少调整需要控制的走线到时候不满足性能怎么办?后面按照我的建议使用标注方式标注好某层线宽/间距、参考层、阻抗要求等信息即可,可以另外附文档标注或者在标注在Drill层不重叠地方也可以。后面就一直沿用这个方法了 

@  Jamie

评分:3分

1,高亮网络,然后截图的方式,2,特定线宽线距的方式 

@  Ben

评分:2分

我会写上什么线宽线距,然后再给出个图,意思就是出图的那些线做,其它的随便吧… 

@  猰貐

评分:2分

刚来公司,他们都是用Excel表格,高亮每一层要控的阻抗,简直看着不能在low了。

@  Jundong

评分:2分

上家公司都是一博画pcb,阻抗在pcb文件里一目了然。现在客户画的板子都单独提供一份叠层文件和单独一份阻抗文件,每次核对叠层信息都能让客户重新找板厂要,才能算出合理的阻抗。太折腾,太累心,每次都要算上一会 

@  LUCIA

评分:3分

哈哈哈,以前有这么干过把需要做100R阻抗、90R阻抗的差分分别高亮颜色做成一个文档给板厂 

@  IAM

评分:2分

首先,我们设计12层板子的时候会咨询叠层,叠层里有不同阻抗的线宽推荐数值,那么,我们在设计走线的时候就按照叠层推荐值走线,最后发板的时候我们再增加一份阻抗示意图 

@  刘晓玲

评分:2分

通常都要标注线宽,间距,所在层,阻抗值和偏差。 

@  绝对零度

评分:2分

1高亮网络,然后截图的方式,然后通过word文档发给加工厂,2,不过这个跟设计工具有关,cadence就比较好操作这种事情 

@  Sarah Tu

评分:2分

都是截图,然后用截图工具指示出来,关键是截图区域有些不用坐阻抗,所以看的眼花。如果有一种工具来操作就省事了 

@  moody

评分:2分

如何看2021积分排行榜:

在主页输入关键词:2021积分



回复数字获取往期文章。(向上滑阅览)

回复36→高速串行之S参数系列

回复35→高速串行之编码系列

回复34→高速串行之S参数-连接器系列

回复33→高速串行简史系列

回复32→电源系列(下)

回复31→电源系列(上)

回复30→DDR系列(下)

回复29→DDR系列(上)

回复28→层叠系列(下)

回复27→层叠系列(上)

回复26→拓扑和端接系列(下)

回复25→拓扑和端接系列(上)

回复24→反射详解系列文章

回复23→阻抗系列(下)

回复22→阻抗系列(中)

回复21→阻抗系列(上)

回复20→绕线与时序

回复19→SERDES与CDR系列

回复18→既等长,为何不等时系列

回复17→cadence等长处理&规则设置

回复16→DDR时序学习笔记系列

回复15→串行系列

回复14→DDR信号完整性仿真介绍系列

回复13→PCB设计技巧分享一二

回复12→高速设计三座大山

回复11→PCB设计十大误区-绕不完的等长系列

回复10→PCB设计十大误区三

回复09→DDRX系列

回复08→高速串行系列

回复07→设计先生之回流设计系列

回复06→略谈Allegro Pcb Design 小技巧

回复05→PCB设计十大误区一二

回复04→微带线系列

回复03→抽丝剥茧系列

回复02→串扰探秘系列

回复01→案例分享系列


扫码关注

微信号|高速先生

高速先生 一博科技自媒体,用浅显易懂的方式讲述高速设计,有“工程师掌上图书馆”之美称,随时随地为网友解答高速设计技术问题。
评论 (0)
热门推荐
X
广告
我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦