Verilog - 电子工程专辑

Verilog

非常详细的Verilog讲义教程，共472页

该资料由为网友分享在EETOP论坛，原创作者：于敦山，如有侵权请及时联系。共472页！https://bbs.eetop.cn/thread-613648-1-1.html(为了便于阅读已转换为JPG文件，由于页数太多，这里只上传20页，剩余的可点击阅读原文下载）如果有需要可以登录论坛下载(第一次注册需要在电脑端进行）https://bbs.eetop.cn/thread-613648-1-1.h

EETOP 2025-04-17 100浏览
非常详细的Verilog讲义教程，共472页

该资料由为网友分享在EETOP论坛，原创作者：于敦山，如有侵权请及时联系。共472页！https://bbs.eetop.cn/thread-613648-1-1.html(为了便于阅读已转换为JPG文件，由于页数太多，这里只上传20页，剩余的可点击阅读原文下载）如果有需要可以登录论坛下载(第一次注册需要在电脑端进行）https://bbs.eetop.cn/thread-613648-1-1.h

EETOP 2025-03-26 83浏览
一图读懂：VHDL、Verilog与SystemVerilog的区别与联系，哪个更适合你？

VHDL或Verilog，system verilog这三种语言的区别与联系，各自优势。这是一个初学者最常见的问题。其实这三种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言，掌握了verilog HDL学System Verilog则更是简单。VHDL（VHSIC Hardware Description Language）、Verilo

启芯硬件 2024-09-25 1811浏览
写Verilog如何做到心中有电路？

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近100个IC技术公众号。今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十三），以后还会多推出本系列，话不多说，上货。FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群

FPGA技术江湖 2024-09-10 606浏览
怎么样提高verilog代码编写水平？

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近100个IC技术公众号。今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十二），以后还会多推出本系列，话不多说，上货。FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群

FPGA技术江湖 2024-09-09 605浏览
非常详细的Verilog讲义教程，共472页

该资料由为网友分享在EETOP论坛，原创作者：于敦山，如有侵权请及时联系。共472页！https://bbs.eetop.cn/thread-613648-1-1.html(为了便于阅读已转换为JPG文件，由于页数太多，这里只上传20页，剩余的可点击阅读原文下载）如果有需要可以登录论坛下载(第一次注册需要在电脑端进行）https://bbs.eetop.cn/thread-613648-1-1.h

EETOP 2024-07-15 617浏览
verilog求倒数-ROM实现方法

来源：网络素材采用线性逼近法结合32段线性查找表的方式来实现1/z的计算。首先将1/32-1/64的定点化数据存放到ROM中，ROM中存放的是扩大了2^20 次方的数字四舍五入后的整数部分。n值越大，精度越大，误差越小。这里取n=20；ROM中存储的数据是1/（32+i）*2^20的四舍五入的整数部分。32-64间的数据可以通过查表来实现，其他的数据则采用的是线性逼近的方法。线性逼近的步骤为：1.

FPGA开源工作室 2024-06-20 596浏览
『一文讲透』CRC校验原理和推导过程及Verilog实现

一、CRC简介循环冗余校验和（Cyclic Redundancy Checksum, CRC）是一种检错技术。数据通信领域中最常用的一种差错校验码，其信息字段和校验字段长度可以任意指定，但要求通信双方定义的CRC标准一致。主要用来检测或校验数据传输或者保存后可能出现的错误。在数据传输过程中，无论传输系统的设计再怎么完美，差错总会存在，这种差错可能会导致在链路上传输的一个或者多个帧被破坏(出现比特差

路科验证 2024-06-11 1840浏览
非常详细的Verilog讲义教程，共472页

该资料由为网友分享在EETOP论坛，原创作者：于敦山，如有侵权请及时联系。共472页！http://bbs.eetop.cn/thread-613648-1-1.html(为了便于阅读已转换为JPG文件，由于页数太多，这里只上传20页，剩余的可点击阅读原文下载）如果有需要可以登录论坛下载(第一次注册需要在电脑端进行）http://bbs.eetop.cn/thread-613648-1-1.htm

EETOP 2024-01-29 711浏览
非常详细的Verilog讲义教程，共472页

该资料由为网友分享在EETOP论坛，原创作者：于敦山，如有侵权请及时联系。共472页！http://bbs.eetop.cn/thread-613648-1-1.html(为了便于阅读已转换为JPG文件，由于页数太多，这里只上传20页，剩余的可点击阅读原文下载）如果有需要可以登录论坛下载(第一次注册需要在电脑端进行）http://bbs.eetop.cn/thread-613648-1-1.htm

EETOP 2023-11-14 643浏览
生命不止，折腾不息：用Verilog来P图

之前做图像缩放仿真验证时需要读取图片数据进行处理，vivado读取的是raw文件，现在想想能不能用来给证件照换个背景颜色，现在有空来试试。原理很简单，主要三个步骤：1、用PS打开图片，这里PS只用于查看图片分辨率以及背景颜色的具体像素值和格式转换（需要将图片转换成raw格式）；2、Verilog读取像素值，并进行判断，把符合替换条件的像素值（可以使用PS查看）换成目标背景颜色的像素值；3、仿真运

电子工程世界 2023-11-13 822浏览
Verilog入门笔记，新手必看！

动态截取固定长度数据语法，即+:和-:的使用，这两个叫什么符号呢？运算符吗？Verilog比较方便的一个特点就是数据的截取和拼接功能了，截取使用方括号[]，拼接使用大括号{}，例如：reg [7:0] vect;wire a;wire [3:0] b,wire [5:0] c;assign a = vect[1]; //取其中1Bitassign b[3:0] = vect[7:4];

嵌入式ARM 2023-09-27 961浏览
verilog定位：Debug时钟频率

1. 为什么需要Debug时钟频率在芯片设计中，为了便于定位故障，有时候需要确认部分时钟频率是否正确，需要部分debug手段。常见的方式是：将时钟信号引到芯片管脚，通过仪器测量。这类方式必须要测量仪器，并且需要熟练使用，耗时较长。还有一种简单的方式，通过时钟计数的方式判断时钟频率是否正确。2. Debug时钟频率原理本文以serdes用户侧并行接口的恢复时钟为例，说明一下如何判断serd

EETOP 2023-09-20 823浏览
非常详细的Verilog讲义教程，共472页

该资料由为网友分享在EETOP论坛，原创作者：于敦山，如有侵权请及时联系。共472页！http://bbs.eetop.cn/thread-613648-1-1.html(为了便于阅读已转换为JPG文件，由于页数太多，这里只上传20页，剩余的可点击阅读原文下载）如果有需要可以登录论坛下载(第一次注册需要在电脑端进行）http://bbs.eetop.cn/thread-613648-1-1.htm

EETOP 2023-09-19 815浏览
【文档必备】Verilog、SystemVerilogIEEE标准规范

作为逻辑工程师，在FPGA和数字IC开发和设计中，一般采用verilog，VHDL或SystemVerilog等作为硬件描述语言进行工程设计，将一张白板描绘出万里江山图景。工程师在利用硬件描述语言进行数字电路设计时，需要遵守编译器支持的Verilog,VHDL或systemverilog标准规范，并形成良好的RTL设计风格。本文简要介绍verilog-2005和systemverilog-2017

FPGA技术江湖 2023-09-17 1966浏览
Verilog语法:必须掌握的User-definedprimitives(UDPs)

1、UDP的使用场景 User-defined primitives (UDPs) 翻译过来就是用户自定义原语，常常用于构建组合逻辑模型和时序逻辑模型。我们编写Verilo代码时，定义寄存器使用的是reg 和always@(*clk*)，运行VCS RTL仿真时，VCS能够识别此类信号是寄存器，能够模拟其行为模型。然而在使用VCS进行网表仿真时，此时网表中寄存器名称是这样的SDFF*_XXXX，其

EETOP 2023-09-14 1096浏览
verilog语法之浅谈casecasezcasex

1、语法说明在rtl仿真中，有四种状态，分别是0、1、x（unknown values）和z（high-impedance values）。 case 结构体中：0，1，X与Z是四种不同的状态，case条件比较时会检测比较双方每个bit是否完全相等。casez 结构体中：把Z当做don’t care conditions，case条件比较时，比较双方存在Z值的bit位不参

路科验证 2023-09-04 864浏览
verilog语法-浅谈casecasezcasex

1、语法说明在rtl仿真中，有四种状态，分别是0、1、x（unknown values）和z（high-impedance values）。 case 结构体中：0，1，X与Z是四种不同的状态，case条件比较时会检测比较双方每个bit是否完全相等。casez 结构体中：把Z当做don’t care conditions，case条件比较时，比较双方存在Z值的bit位不参

EETOP 2023-09-03 817浏览
IP库新增经过实践的Verilog库

网上严重缺乏实用的 Verilog 设计。Project F 库是尝试让 FPGA 初学者变得更好部分。设计包括Clock- 时钟生成 (PLL) 和域交叉Display - 显示时序、帧缓冲区、DVI/HDMI 输出Essential- 适用于多种设计的便捷模块Graphics- 绘制线条和形状Maths- 除法、LFSR、平方根、正弦......Memory- ROM 和 RAM 设计，包括

FPGA技术江湖 2023-09-02 2055浏览
笔记连载精选|【状态机：一段式、二段式、三段式】【原理及verilog仿真】篇

听说99%的同学都来这里充电吖本系列为线下学员学习笔记整理分享，如有想要报名参加线下培训，可以点击以下超链接文章了解，购买开发板可以到叁芯智能科技企业淘宝店下单。FPGA就业班，2023.09.12开班，系统性学习FPGA，高薪就业，线上线下同步！连载《叁芯智能fpga设计与研发就业班-第16天》【状态机：一段式、二段式、三段式】【原理及verilog仿真】作者：紫枫术河本篇文章描述状态机的

FPGA技术江湖 2023-08-20 6668浏览
笔记连载精选|【时序逻辑、竞争冒险、同步复位、异步复位】之【计数器设计、verilog语法补充】

听说99%的同学都来这里充电吖本系列为线下学员学习笔记整理分享，如有想要报名参加线下培训，可以点击以下超链接文章了解，购买开发板可以到叁芯智能科技企业淘宝店下单。FPGA就业班，2023.09.12开班，系统性学习FPGA，高薪就业，线上线下同步！连载《叁芯智能fpga设计与研发就业班-第10天》【时序逻辑、竞争冒险、同步复位、异步复位】之【计数器设计、verilog语法补充】作者：紫枫术河本

FPGA技术江湖 2023-08-14 930浏览
高质量的verilog代码是什么样的

文章来源于IC的世界，作者IC小鸽高质量6要素高质量的verilog代码至少需要包含以下几个要素：可读性、功能、性能、标准化、稳定性、可定位。标准化：iterlaken MAC PCIE 这些模块的设计必须要符合协议标准，能够与其他厂商的产品进行正常对接。可读性：代码是容易阅读，是否容易理解原理功能：功能是否正确，功能点是否全面，是否灵活可配置。性能：读写、传输速率是否达标稳定性：跨时钟等是否处理

EETOP 2023-07-17 642浏览
非常详细的Verilog讲义教程，共472页

该资料由为网友分享在EETOP论坛，原创作者：于敦山，如有侵权请及时联系。共472页！http://bbs.eetop.cn/thread-613648-1-1.html(为了便于阅读已转换为JPG文件，由于页数太多，这里只上传20页，剩余的可点击阅读原文下载）如果有需要可以登录论坛下载(第一次注册需要在电脑端进行）http://bbs.eetop.cn/thread-613648-1-1.htm

EETOP 2023-07-10 982浏览
FPGA的数字信号处理：Verilog实现简单的FIR滤波器

该项目介绍了如何使用 Verilog 实现具有预生成系数的简单 FIR 滤波器。绪论不起眼的 FIR 滤波器是 FPGA 数字信号处理中最基本的模块之一，因此了解如何将具有给定抽头数及其相应系数值的基本模块组合在一起非常重要。因此，在这个关于 FPGA 上 DSP 基础实用入门的教程中，将从一个简单的 15 抽头低通滤波器 FIR 开始，在 Matlab 中为其生成初始系数值，然后转换这些值用于编

FPGA技术江湖 2023-06-19 1294浏览
谈谈Verilog/SystemVerilog和C的几种交互方式

最近有群友问我system Verilog 和C怎么交互，在网上搜了一圈发现资料比较少，今天这里就和大家讲讲system Verilog 和C的交互。话不多说直接上干货。第一种 Verilog 通过PLI调用C函数。PLI全称 Program Language Interface，程序员可以通过PLI在verilog中调用C函数，这种访问是双向的。这些用户定义的系统任务和函数的名称必须以美元符号"

路科验证 2023-06-05 1181浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

1 2人死亡！小米SU7又一事故！

电动知家  1994
2 比折叠更有未来感！20周年iPhone设计曝光：四边弯曲无边框

WitDisplay  1843
3 总投资超31亿！富士康印度显示芯片项目获批

WitDisplay  1785
4 突发！雷军“闭关”

电动知家  1736
5 实锤！绿途币第三批试点交易将于5月18日启动

爱上半导体  1682
6 BOE、TCL华星、天马、维信诺、三星显示、友达、群创、熙泰等面板厂SID2025众多新品和黑科技纷纷亮相

CINNOResearch  1387
7 升级！美国：全球禁售华为芯片

芯通社  1360
8 美国悍然宣布：全球任何地方使用华为AI芯片都违法！

文Q聊硬件  1305
9 美国撤销拜登AI芯片出口规则，升级对华芯片封锁

52RD  1296
10 40天极限拉扯，中美关税战彻底转向了

星海情报局  1199
11 突发！赵伟国被判死缓！

中国半导体论坛  1193
12 小米手机SOC芯片"玄戒O1"正式官宣！

ittbank  1180
13 美国全球封锁华为昇腾芯片！

半导体前沿  1138
14 突发！比亚迪巴西工厂投产延期！

谈思汽车  1118
15 电子元器件销售行情分析与预判|2025年4月

芯八哥  1063
16 北京大学：DeepSeek工具集深度测评与选型指南

智能计算芯世界  1021
17 华为芯片制造突围

芯极速  1004
18 潘建伟院士团队在量子通信领域取得突破：MP-QKD 超越无中继界限

未来产链  1000
19 京东方继续供屏，华为折叠PC或将引爆笔电市场

SemiDisplayView  978
20 2024年全球前十大封测厂商营收合计415.6亿美元，年增3%

未来产链  945
21 2024年全球功率半导体排名：士兰微第六，比亚迪首进前十！

飙叔科技洞察  935
22 华为官宣鸿蒙电脑非凡大师：一整块折叠屏可模拟键盘自研麒麟X90处理器

文Q聊硬件  908
23 碳达峰工作小组就《绿途币第三批试点交易实施方案（2025年）》相关介绍

爱上半导体  882
24 美国最新AI限制政策解读：为何全球禁用华为昇腾芯片？

皇华电子元器件IC供应商  875
25 2025福布斯中国人工智能科技企业TOP50评选结果发布

全球TMT  872
26 RTX5090D将在重新在国内上市：显存又被缩减还是16999元

文Q聊硬件  849
27 中国动力电池月报｜2025年4月：产业持续高增，结构分化显现

汽车电子设计  827
28 UART、I2C、SPI、TTL、RS232、RS422、RS485、CAN、USB、SD卡、1-WIRE、Ethernet

ittbank  822
29 中国重汽官宣新班子！

谈思汽车  820
30 128G丐版iPhone16Pro被抢空都2025年了国人为啥还这么迷恋苹果？

快科技  776

广告

最新评论更多>>

学习了~~~

青青水草评论文章 2025-05-16

用于防静电的0402封装0.1uF电容被静电打坏了，仿真和实测数据分析
早就应该抓起来

bruce小肥羊评论文章 2025-05-15

紫光集团原董事长赵伟国一审被判死缓，造成超14亿元损失

资料

文库

帖子

博文

在线研讨会

EE直播间

中小数字IC云仿真加速方案：弹性资源与验证效率提升直播时间：05月22日 10:00
材料介电常数的精确表征和测试直播时间：07月03日 10:00

E聘热招职位