广告

系统级芯片(SoC)的复杂设计选择:RISC-V处理器内核

时间:2020-12-16 作者:伍骏,赛昉科技有限公司SoC高级总监 阅读:
在做系统级芯片(SoC)的设计规划时,需要考虑哪些主要因素?目前主流的SoC一般包括哪些功能模块或IP?有什么新的技术趋势值得关注?RISC-V与FPGA如何有机结合助力SoC设计?当前的SoC设计在性能、功耗和尺寸方面面临哪些挑战?有何解决方案?物联网和边缘计算等嵌入式系统对SoC设计提出了什么特别要求?
广告

1.在做系统级芯片(SoC)的设计规划时,需要考虑哪些主要因素?

在后摩尔时代,芯片设计已经不是过去一味追求功耗下降和性能提升,而是偏向于市场应用。尤其在当今物联网浪潮兴起的时代,物联网的相关产品对功耗、面积以及能效的要求更高。这也对芯片设计企业提出了更高的要求,在做系统级芯片(SoC)的设计规划时,我们以应用场景为中心,同时综合面积、功耗以及性能等需求,选择相应的工艺节点以及IP。不是功耗最低和性能最高才是最好的,只有最符合特定应用场景实际需求的芯片才是最适合的。

这也就是芯片定制化的模式,其特点就是模块化、快捷、灵活易于开发。而这一模式已经在赛昉科技垂直应用领域的芯片定制平台上得以实现,充分发挥RISC-V指令集的特点,将已通过硅验证的CPU内核、SoC架构、软件算法、软件栈、应用场景等多方位的全栈式优化,向最终用户提供从定制芯片-软件算法-应用框架的整体解决方案,从而构建成本、性能、能耗全方位的综合竞争优势。

2.目前主流的SoC在选择处理器内核IP时主要基于什么标准?如何实现差异化设计?

这类的标准很多,我们认为需要着重看两个标准。首要的标准就是看该处理器内核IP是否完整的支持Linux,因为通用嵌入式、工业、物联网、高性能实时嵌入式以及汽车领域均需要在Linux系统上运行。例如赛昉科技的U5、U7以及U8系列的处理器内核IP,全都基于RISC-V架构并且支持Linux操作系统,且配置了cache层级结构来平衡面积性能,以实现高性能以及高能效的要求。

其次就是根据性能指标选择流水线级数,多发射的数量等,根据应用需求选择所需要支持的指令集,比如是否需要浮点计算,进而是否支持双精度浮点计算。以上的标准都会对处理器内核IP的选择产生影响。

对于赛昉科技而言,SoC差异化设计主要体现在两个方面。首先是基于应用场景的IP选型和自研IP达到最佳的性能功耗比。不同的应用场景需要功能各异的芯片,所以芯片的需求也更加多元化。我们会根据应用场景来选择相应的IP,同时会结合自研IP,达到最佳的平衡,从而实现SoC的差异化设计。

另外一点就是在软件层面给客户提供能快速部署的软件开发平台。针对垂直领域芯片,赛昉科技目前已有三大成熟的创新定制平台,分别是智能语音处理器平台;智能视觉处理器平台以及低功耗BLE处理器平台。前不久,赛昉科技发布的全球首款基于RISC-V的人工智能视觉处理器平台“惊鸿7100”引起巨大的反响。客户可通过该平台自定义的产品规格,快速定制目标应用场景的芯片产品并量产,该平台还支持芯片的持续优化更新及升级迭代,从而极大地缩短芯片开发周期,快速实现客户创新技术的应用落地。

3.SoC设计领域有什么新的技术和应用趋势值得关注?

首先是异构多核计算技术。随着人工智能应用及技术的成熟,对于AI终端运行及计算的高效、可靠、稳定的需求与日俱增,不同的应用场景对于芯片PPA的需求存在差异,单个内核已经达不到AI应用场景所需的多通路多运算流并且兼顾功耗及运算资源的目的。所以异构多核计算技术成了应对这些应用最好的解决方案。

其次是芯粒(chiplet)封装技术。随着集成电路制造技术的迅速发展,把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片(SoC)。SoC芯片设计技术可以大幅度地提高系统可靠性,减少系统面积和功耗,降低系统成本。但随着人工智能以及5G的发展,传统的设计方法已经无法满足这些芯片的功能需求,将一颗SoC设计切割成不同的合适工艺节点小芯片(Chiplet),再用先进封装技术提供的高密度互联将多颗Chiplet包在同一个封装体内,将是未来的发展趋势。

最后要提到的是NoC总线互联技术。前面提到人工智能、5G等新兴的应用场景,对芯片设计提出了更高的要求。SoC设计方法已经无法满足这些芯片的设计。随着集成电路的发展,片上网络(Network-on-Chip, NoC)作为一种全新的设计方法学很好地解决了SoC的单一总线的通信瓶颈问题。但是它也有很多问题需要解决,比如内部互连异常复杂以及串扰现象明显。所以这也是未来需要研究并且关注的问题。

4.当前的SoC设计在性能、功耗和尺寸方面面临哪些挑战?有何解决方案?

首先是先进工艺下对于物理实现上的挑战,比如16nm以下比较复杂的后端实现流程。其次是复杂soc需要集成大量的物理IP,而这带来的问题就是验证更加的困难。最后就是复杂系统对计算密度的不确定性,而这主要体现在AI计算方面。

第一、第二个挑战的解决方案比较倾向使用chiplet集成来设计SoC,从而降低对工艺节点的完全依赖以及由集成大量物理IP带来的验证难的问题。

针对最后一点的挑战,更多的需要通过先进的设计方法学来设计IP。赛昉科技的解决方案,是采用一套敏捷的设计方法Chisel,这是一种基于Scala的硬件构建语言,已经被广泛的被学术界和工业界接受用于为数字IC设计生成RTL。通过其自身高密度代码、更好的支持对象和高级语言、开发速度快、周期短、可复用性高等优点以实现复杂系统对计算密度的确定性。

5.物联网和边缘计算等嵌入式系统对SoC设计的要求跟移动计算/个人电脑有什么不同?如何选择合适的处理器内核?

物联网和边缘计算等嵌入式系统对SoC设计的要求更多的体现在计算上需要更好的性能功耗比,同时要节省内存容量和带宽。而相对于移动计算/个人电脑而言,更多的把计算任务在处理器里面完成,物联网和边缘计算SoC会把很多计算分配到硬件加速器来提高性能功耗比。

选择合适的物联网和边缘计算处理器内核,需要IP厂商拥有可配置内核来适应各种应用场景。例如赛昉科技的芯片定制化平台——Core Designer。客户可在该平台上针对特定IP进行自主配置,同时可对这些配置进行保存及修改操作,最终生成RTL并下载。对于SoC开发者来说,需要考虑的是芯片的应用场景需要哪些性能指标,然后在定制化的平台上得以实现。

责编:Amy Guan

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • DDR5对比DDR4,重新做电路设计时要注意什么? DDR5是为了满足从客户端系统到高性能服务器的广泛应用,在省电性能方面持续增加的需求所设计;特别是后者正面临密集的云端与企业数据中心应用越来越高的性能压力...
  • 2021年全球半导体行业10大技术趋势 2020年全球新冠疫情的蔓延和中美在半导体领域的冷战升级虽然对全球经济和半导体产业造成了负面影响,但半导体领域的技术进步却没有止步,有些技术甚至加快了市场商用化进程。ASPENCORE全球分析师团队精心挑选出2021年全球半导体行业将出现或凸显的10大技术趋势。对比2020年10大技术趋势,2021年有哪些变化呢?
  • 系统级芯片(SoC)的复杂设计选择:FPGA 在做系统级芯片(SoC)的设计规划时,需要考虑哪些主要因素?目前主流的SoC一般包括哪些功能模块或IP?有什么新的技术趋势值得关注?RISC-V与FPGA如何有机结合助力SoC设计?当前的SoC设计在性能、功耗和尺寸方面面临哪些挑战?有何解决方案?物联网和边缘计算等嵌入式系统对SoC设计提出了什么特别要求?
  • 采用片上网络(NoC)的新型FPGA数据架构赋能5G网络和数据 从5G网络的边缘到数据中心内部的交换机,通信和网络系统对芯片的功能带来了极大的压力,以支持其所需的计算能力和数据传输速率。传统的可编程逻辑为这些系统提供了灵活性和速率的最佳组合,但是近年来却因以太网等协议的速度提高到100G和400G而面临新挑战。
  • FPGA怎样一边做更低功耗,一边做高性能AI推断? 在便利店收银支付,收银员看到的与顾客看到的屏幕内容是不一样的,这就要求设备本身能够做到“双屏异显”。支持双屏异显方案的芯片,有的是价格太贵,有的是功能单一——只支持某种分辨率,而且性能存在不确定性,没有大规模量产的。但有一款芯片正好适用……
  • 系统级芯片(SoC)的复杂设计选择:内核、IP、EDA和NoC SoC的功能、性能和应用越来越复杂,对芯片设计和晶圆制造也提出了更高的要求。 而SoC设计工程师所面对的选择很多,包括处理器内核、各种IP模块、EDA工具和开发环境,以及RF射频模块、片上网络(NoC)和FPGA等,如何做出符合自己应用和设计需要的最佳选择成了一大难题。为此,《电子工程专辑》采访了来自处理器内核、EDA和IP、NoC供应商,以及FPGA和SoC芯片设计公司的技术和设计专家,他们从各自的角度出发给出了深入而独到的建议。
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了