广告

新式3D互连是否能更完美堆叠DRAM?

时间:2020-08-05 作者:Gary Hilson 阅读:
美国半导体IP公司Xperi公布其可为DRAM提供一种更理想的堆叠方法——DBI Ultra 2.5D/3D互连,可制造8、12甚至16层芯片封装,因而拥有延伸超越摩尔定律的潜力……
广告
ASPENCORE

“堆叠”(stacking)并不是什么新鲜事,但美国加州半导体技术IP授权公司Xperi认为,该公司可为DRAM提供一种更好的堆叠方法,并正将这项技术转移给存储器制造商。uUzEETC-电子工程专辑

Xperi Corporation作为一家代表Tessera和Invensas等广泛技术IP的公司,最近宣布与海力士(SK Hynix)达成一项新的专利和技术许可协议,授权其半导体IP产品组合,包括专注于下一代内存的Invensas DBI Ultra 3D互连技术。uUzEETC-电子工程专辑

Invensas总裁Craig Mitchell在接受《EE Times》的电话采访时表示,该DBI Ultra平台由于能够制造8层、12层甚至16层芯片封装,因而Invensas拥有可让半导体产业延伸超越摩尔定律(Moore’s Law)的潜力。该公司拥有多种版本的直接键合互连(DBI)技术,可将两块晶圆粘合在一起,从而应用于传感器、NAND和DRAM。“随着半导体领域的不断发展,3D变得越来越重要。”uUzEETC-电子工程专辑

DBI Ultra可实现低温、薄型的裸片对晶圆(die-to-wafer)或裸片对裸片(die-to-die;D2D)混合键合互连,使用化学键合连接不同的互连层,而无需使用铜柱和底部填充,大降低整体堆叠高度,因此能实现比传统方法更薄的堆叠。它还可堆叠已知良好裸片(known good die;KGD)——相同或不同尺寸、可在精细或粗糙芯片制程技术节点上进行处理,或在相同或不同尺寸晶圆上制造——而且轻松地就能缩小至1 µm的互连间距。uUzEETC-电子工程专辑

相较于1-mm2最多625个互连开孔的传统铜柱互连,这项新的3D互连技术1-mm2面积可容纳10万~100万个互连开孔,孔间距最小仅1微米(μm),大幅提高了传输带宽。uUzEETC-电子工程专辑

Mitchell说,DBI技术首先吸引了必须做得轻巧超薄的小型图像传感器应用,很快地,现在该公司正致力于将技术扩展到其它市场和其它应用,包括3D NAND和DRAM。至于NAND方面,他认为主要的推动力在于减少成本的同时也降低功耗,以进一步扩大规模。uUzEETC-电子工程专辑

Invensas的DBI 3D集成技术有潜力通过分离外围逻辑和内存阵列来优化NAND制程,而且还可能提供比目前采用HBM更经济的方式来堆叠DRAM。(图片来源:Invensas/Xperi)uUzEETC-电子工程专辑

Mitchell指出,随着使用DRAM的高带宽内存(HBM)的出现,业界开始希望增加连接数量,加上高性能意味着更多的带宽。“设备之间的连接数量越来越多,但他们并不想增加芯片尺寸,因而开始寻求让连接之间的距离越来越小。这项技术就可以让他们将其缩小到非常精细的间距。”uUzEETC-电子工程专辑

此外,DBI Ultra和其它互连技术一样的是,它也可以灵活地支持2.5D、3D集成封装,还能集成不同的尺寸或制程的IP模块,因此,DBI Ultra不但能用于制造DRAM、3DS、HBM等内存芯片,也可用于高集成度的CPU、GPU、ASIC、FPGA、SoC。uUzEETC-电子工程专辑

海力士向Xperi旗下子公司Invensas授权其DBI Ultra 2.5D/3D互连技术(来源:SK Hynix)uUzEETC-电子工程专辑

Mitchell表示,随着DRAM市场和HBM不断堆叠越来越多的组件(有些情况下甚至高达16层),其目标在于更有效地扩展带宽互连,以及为特定领域提供更多服务。“当您堆叠到相当高的层数时,从热的角度来看,堆叠底部的性能与堆叠顶部的性能可能大不相同。”他说,DBI Ultra的解决之道在于让二者之间不再有间距。uUzEETC-电子工程专辑

Objective Analysis首席分析师Jim Handy表示,广义上来讲,堆叠并不是什么新鲜事,而且也很难说Xperi在Invensas IP上所拥有的技术是否会向前迈出一大步。他指出Tessera也是Xperi产品组合的一部分。他说,Tessera早在1990年代就宣布了一种封装内存芯片的新方法,并宣称那是一种在当时的最佳方法,而Xperi基本上就是在做同样的事情。“他们采取某种方式堆叠芯片,因此也正在寻找需要进行堆叠的机会。”uUzEETC-电子工程专辑

Handy说,根据“锤子法则”,如果你唯一的工具是一把锤子,就很容易把每件事情都当成钉子来处理。突然之间,每一件事情的答案就是堆叠的芯片。“是否要这样做完全是另一回事。”他说,当然会有需要堆叠芯片的应用,例如手机,因为它们的占用空间很小,但是制造商又不愿意支付溢价。因此,对于那些愿意支付更高成本的人来说,堆叠芯片大幅提高了HBM的速度。uUzEETC-电子工程专辑

Xperi的新式堆叠技术价值终究在于它的“量”是否能达到让成本降低至足以被广泛采用的程度。“那么它最终将会在手机等对于成本更敏感的应用中占据一席之地。”uUzEETC-电子工程专辑

(参考原文:Can DRAM be stacked better?)uUzEETC-电子工程专辑

责编:Amy GuanuUzEETC-电子工程专辑

本文为《电子工程专辑》2020年8月刊杂志文章,版权所有,禁止转载。点击申请免费杂志订阅  uUzEETC-电子工程专辑

ASPENCORE
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Gary Hilson
EE Times特约编辑。Gary Hilson是一位自由撰稿人和编辑,曾为北美地区的印刷和电子出版物撰写过大量稿件。 他感兴趣的领域包括软件、企业级和网络技术、基础研究和教育市场,以及可持续交通系统和社会新闻。 他的文章发表于Network Computing,InformationWeek,Computing Canada,Computer Dealer News,Toronto Business Times,Strategy Magazine和Ottawa Citizen。
  • 美光证实9月14日后断供华为 在最近举行的BMO虚拟技术峰会上,美光科技回应媒体,表示该公司将无法在9月14日之后继续向华为供货。他们也是继台积电之后,第二个公开表示在9月14日之后断供华为的公司。但美光如果真的这么做,受到的损失远不止几十亿美元营收这么简单……
  • QLC SSD大规模涌入数据中心,为HDD敲响落幕钟声 关于QLC NAND技术怎样适用于数据中心,市面上确实有着各种各样的观点。尽管一些潜在用户最初担心该技术能否承受数据中心的工作负载,但伴随着市场对QLC需求的持续增长和众多OEM厂商的验证,这些担忧已基本消除。换句话说,QLC技术通过自身的质量和可靠性证明其大规模应用不存在任何障碍。
  • 现在的高性能RISC-V处理器和Arm比起来如何? 采用RISC-V架构的处理器不经意出现在日常电子产品中,似乎已经变得越来越稀松平常了:不仅是一些典型的MCU厂商开始拥抱RISC-V,如我们前不久采访的泰凌微电子,以及去年推出RISC-V产品线的兆易创新。而且还体现在一些业已成熟的产品中,如今年的中国IC领袖峰会上,我们与硅谷数模对话,了解到如今十分成熟的TCON芯片内部竟也不显山、不露水地加入了RISC-V小核心……
  • CIO Review潜力HPC方案商TOP20:华澜微、澜起两家中企入 美国媒体CIO Review评选出在HPC(高性能计算,High Performance Computing)领域最富有潜力的20大企业。其中,中国企业澜起科技(Montage)、 华澜微电子(SageMicro)入选。其评价企业之标准是以掌握核心技术、具有战略远期布局和前景为重点,而不是单纯企业规模……
  • 晶存科技称其检测DRAM采用公知技术,非江波龙电子专属 2020年7月7日,江波龙电子收到了晶存公司发来的律师函,指控其故意隐瞒事实,诬陷他人。 据悉,晶存公司在律师函中指出,“贵司声明所述的DRAM产品检测技术及其方案均为公知技术,并非贵司专属”……
  • NVMe取代SATA,Ultrastar DC SN840将如何发挥NVMe最大价 在面向数据中心的支撑协议中,NVMe协议是更适合SSD产品的。据行业分析公司IDC预测,服务于超大规模云客户、OEM厂商和终端用户的IT组织都将继续迁出传统的SATA和SAS接口。至2020年,NVMe有望占据企业级PCIe SSD总出货量的55%以上,并在2018~2023年间以38%的复合年增长率持续增长。毋庸置疑,闪存的未来属于兼具速度、效率、容量和经济高效的可扩展性的NVMe。
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了