向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

PCIe 4.0要来了,意不意外?高不高兴?开不开心?

时间:2016-06-30 作者:Rick Merritt 阅读:
尽管PCI Express (PCIe) 4.0要求16GT/s传输速率的规格要到明年才底定,但已有几款采用PCIe 4.0架构的芯片即将投片。一旦PCIe 4.0版的所有细节发布,PCI SIG组织的目标将积极展开传输速率高达25或32GT/s的5.0新版任务。
EETC https://www.eet-china.com

在日前于加州举行的PCI SIG年度开发者大会上,包括Cadence、PLDA和Synopsys等业界厂商展示其PCIe 4.0物理层、控制器、交换器以及其他IP模块等产品规划,包括一款采用PCIe 4.0规格的100 Gbit/s Infiniband交换器芯片。r7jEETC-电子工程专辑

下一代5.0传输规格:25或32 Gbits/s?

从PCI SIG批准最近的标准——8GT/s传输速率的PCIe 3.0版,已经有6年多的时间了。在展开4.0版本时,PCI SIG认为它应该会是最后一版采用铜缆的芯片至芯片互连规格了。然而,从那时起,以太网络(Ethernet)与Fiber Channel阵营分别将铜互连技术推向了25和32 Gbits/s的传输速率。r7jEETC-电子工程专辑

“我们知道必须推进PCIe至下一代,只是还需要解决一些细节,”PCI SIG主席Al Yanes表示。
20160628 PCIe NT01P1
Cadence展示其Mellanox 100G Infiniband交换器芯片(左),采用PCIe 4.0跨越背板(中央)连接至控制器(红色PCB右侧)r7jEETC-电子工程专辑

“我们不能再玩编码的把戏了,”Yanes指出,相较于前一代采用的8b/10b编码技术,3.0版采用更高效的128b/130b编码机制。“但再进一步升级至256b编码方案,除了频率提高以外,并不能带来更多功能。”r7jEETC-电子工程专辑

需求就来自于普遍的预期。例如,网卡已经达到100Gbit/s的速率,接下来将会需要更快速的芯片互连,就像下一代图形处理器与固态硬盘(SSD)一样。r7jEETC-电子工程专辑

对于拥有732家公司成员的组织来说,要建立一个适于从智能手机到超级计算机等一切应用的标准并不容易。随着数据速率增加以及信号余裕缩渐,推出新版PCIe之间的时间已经从3年延长到7年了。
20160628 PCIe NT01P2
搭载PCIe 4.0接口规格的几款芯片即将投片,Mellanox的交换机芯片就是其中之一
20160628 PCIe NT01P4
法国公司PLDA展示采用其FPGA交换机芯片的PCIe 4.0测试板r7jEETC-电子工程专辑

PCIe 4.0踏出第一步

0.7版的PCIe 4.0标准目前正在审核中,预计在下个月完成。接下来,工程师将针对0.9版展开一连串的实验室测试,以验证该规格的所有功能和参数。预计在2017年4月完成1.0标准。r7jEETC-电子工程专辑

该组织在一年前指出,希望能在2015年底前完成0.7草案中,并使其成为包含各种新功能的最后一个版本。“要让组织中的所有成员具有共识,所花的时间比预期的更久,”Yanes表示。r7jEETC-电子工程专辑

在核准的功能中特别棘手的是所谓的“通道建模”(channel modelling),它可以让系统工程师检查眼图以及确认互连的每一通道,以掌握其设计存在多少余量。r7jEETC-电子工程专辑

“4.0规格已经存在很长一段时间了。我们有许多客户准备在今秋投片采用这一接口规格的产品,因为他们知道目前的0.7版草案已经够好了,”Synopsys IP部门产品营销经理Scott Knowlton表示。
20160628 PCIe NT01P3
Cadence和Synopsys展示执行于其工作站IP功能区块的PCIe 4.0通道建模特性r7jEETC-电子工程专辑

“我们有一个客户最近投片串行解串器(serdes),他们觉得已经等待够久了,不能错过这一市场,因此,相关产品很快就能在市场上看到,兼容性计划也将随之而来,”Cadence IP部门的一位PCI专家Arif Khan表示。r7jEETC-电子工程专辑

在今年稍早,IBM宣布其下一代服务器处理器Power9的规格,其中包括计划支持PCIe 4.0。r7jEETC-电子工程专辑

为了达到更快的数据速率,4.0版的传输距离必须有所折衷,约为12-14英吋。因此,在3.0版开始普遍的复位时器(retimer)与讯号中继器(redriver)将会更加被广泛使用。r7jEETC-电子工程专辑

在此次大会上,Cadence和Synopsys都展示了可用于芯片IP功能区块的信道建模功能。Cadence的芯片采用16nm FinFET工艺,而Synopsys则宣称其功能区块可较前一代PCI功能区块降低达20%的延迟,面积也减少了15%。
20160628 PCIe NT01P5
Pericom展示PCIe用12 Gbit/s讯号中继器,成本约为复位时器的四分之一,该公司并预计要再过一、两年才可看到16 Gbit/s规格的新款信号中继器r7jEETC-电子工程专辑

编译:Susan Hongr7jEETC-电子工程专辑

本文授权编译自EE Times,版权所有,谢绝转载r7jEETC-电子工程专辑

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。
r7jEETC-电子工程专辑

r7jEETC-电子工程专辑

EETC https://www.eet-china.com
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Rick Merritt
EE Times硅谷采访中心主任。Rick的工作地点位于圣何塞,他为EE Times撰写有关电子行业和工程专业的新闻和分析。 他关注Android,物联网,无线/网络和医疗设计行业。 他于1992年加入EE Times,担任香港记者,并担任EE Times和OEM Magazine的主编。
您可能感兴趣的文章
  • 开发人员如何为嵌入式设计选择最优的8位MCU? 虽然8位MCU已在不断发展的MCU领域中占据一席之地,但嵌入式开发人员必须纳入新的考量因素。使用8位MCU的好处包括相对较低的成本和易用性,但这可能受到工具隐形成本、支持软件不足、误导的数据手册参数和缺乏可扩展性的影响。在为您的下一个设计评估适合的MCU时,记住所有这些考量因素可以大大提高您现在和长期的市场成功机会。
  • 史上最大FPGA芯片集成900万个系统逻辑单元 最新FPGA VU19P,据称是迄今为止全球最大容量的 FPGA,集成了900万个系统逻辑单元,所包含的晶体管数量高达350亿个。VU19P采用16 纳米 (nm) 工艺,拥有有史以来单颗芯片的最高逻辑密度和最大I/O 数量,可用于复杂ASIC 和 SoC 的仿真与原型设计。
  • 从ST和NXP的策略动向看国内MCU厂商的市场机会 ST专注增长最快的工业自动化和智能制造应用,NXP在聚焦汽车高端市场的同时开始开发“跨界”微处理器。在工业、汽车市场,国内MCU厂商还有哪些机会?为什么说AIoT是国内MCU的大机遇?另附30家国内MCU厂商清单。
  • 六大技术支柱, 英特尔开启多元化计算时代的一把秘钥 只用了不到半年的时间,Agilex FPGA就成为“六大技术支柱”落地的最佳载体,英特尔强大的系统研发和整合能力可见一斑。
  • 新型双条件玻璃破碎检测方案 玻璃破碎检测方案已经发展一定年头,主要用来检测家庭住宅或商业楼宇门窗玻璃的破损情况。此类方案也可归类为一种监控设备,用以提高家庭或商业环境的安全性,避免非法进入。贝能国际以此需求为牵引,开发出全新双条件玻璃破碎检测方案,同时检测敲击玻璃时发出的低频声音、玻璃破碎时发出的高频声音以及玻璃破碎时带来的压力变化,一举解决市面上现有方案的缺陷。
  • 低功耗和高性能计算+高速闪存+多协议无线网络是构成AI 2019 IoT技术论坛的设计亮点:智能音箱、TWS真无线耳机和智能门锁等应用引领AIoT潮流;低功耗和高性能计算、高速闪存、多协议无线网络支持是IoT智能硬件设计的三大要素。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告