向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

台积电10nm只等于英特尔12nm,晶圆代工数字猫腻有多深?

时间:2016-07-19 作者:网络整理 阅读:
业者透露,联发科内部有一套换算方式:台积电的十六纳米等于英特尔的二十纳米、十纳米等于英特尔的十二纳米……

2015年Intel、三星台积电(TSMC)都号称已量产16/14nm FinFET工艺,下一个节点是明年的10nm,而10nm之后的半导体制造工艺公认越来越复杂,难度越来越高,甚至可能让摩尔定律失效,需要厂商拿出更 多投资研发新技术新材料。台积电在FinFET工艺量产上落后于Intel、三星,不过他们在10nm及之后的工艺上很自信,2020年就会量产5nm 工艺,还会用上EUV光刻工艺。CuMEETC-电子工程专辑

而事实是怎么样的呢?CuMEETC-电子工程专辑

刚结束的台积电第二季新闻发布会,困扰业界、媒体多时的半导体工艺“魔术数字”问题,首度公开。业者透露,联发科内部有一套换算方式:台积电的十六纳米等于英特尔的二十纳米、十纳米等于英特尔的十二纳米……CuMEETC-电子工程专辑

7月14日,台积电2016年第2季新闻发布会,以电话会议方式参加的美国分析师Arete researchz分析师 Brett Simpson,问了一个突兀的问题。他竟然要台积电共同首席执行官刘德音比较一下英特尔预计明年量产的十纳米工艺,与台积电两年后量产的七纳米工艺,性能特 征上的差距。CuMEETC-电子工程专辑

“你得去问我们的顾客,”刘德音有点不快的说,“我无法为他们回答。”CuMEETC-电子工程专辑

若是在几年前,不会出现这种提问。根据半导体业界遵循了30年的摩尔定律,7纳米工艺领先10纳米一个技术世代,制出的电晶体缩小一半,效能、耗电等各项指标都会大幅超越10纳米。两者根本毫无比较的必要。CuMEETC-电子工程专辑

这位分析师的问题,首度将困扰业界、媒体多时的半导体工艺“魔术数字”问题,提到公开场合。他暗示,台积电尚未量产的7纳米与英特尔的10纳米工艺,属于同一个技术世代,因此可以相提并论。CuMEETC-电子工程专辑

若干台积电客户认同此说法。他们也指出,台积电目前量产的最尖端工艺──独吃苹果A10处理器的16纳米工艺,仅相当于英特尔的20纳米工艺。CuMEETC-电子工程专辑

不到一个月前,有记者当面询问台积电大客户、世界最大IC设计公司高通首席技术官葛罗布(Matt Grob)这个问题。他毫不迟疑的大声说“没错!(YES)”。CuMEETC-电子工程专辑

不只台积电,三星与格罗方德的工艺数字都经过不同程度的“美化”。“这些晶圆代工业者都想办法把数字弄得愈小愈好,”葛罗布说。CuMEETC-电子工程专辑

他表示,结果是让业界“非常非常困扰。”即使是高通内部的会议简报,都不能直接套用晶圆代工厂公告的技术数字,而必须经过换算。“我们要问清楚,这个硅晶圆上到底可以放多少个逻辑电路?”葛罗布说。CuMEETC-电子工程专辑

一位资深业者透露,联发科内部也有一套换算方式:台积电的16纳米等于英特尔的20纳米、10纳米等于英特尔的12纳米。接下来未定,但看来“台积电的7纳米,比英特尔的10纳米要好一点,”他说。CuMEETC-电子工程专辑

只不过几年以前,整个半导体业都跟着龙头英特尔的脚步亦步亦趋。为什么会变成现在这种“一个工艺,各自表述”的混乱场面?CuMEETC-电子工程专辑

一位前台积高阶主管,曾向媒体透露,始作俑者是三星,而时间点则是在整个产业导入全新的鳍式场效应晶体管(FinFET)时,约在2、3年前。CuMEETC-电子工程专辑

台积电最早采用FinFET的16纳米工艺,原本计划跟随英特尔,称为20纳米FinFET。因为该工艺的电晶体最小线宽(half-pitch)与量产的前一代20纳米传统电晶体工艺差不多,只是换上全新的FinFET电晶体。CuMEETC-电子工程专辑

但客户向台积电主管反应,同样的工艺,三星已抢先命名为“14纳米”。如果台积电真叫“20纳米”一定吃闷亏。CuMEETC-电子工程专辑

台积电从善如流,不久后改名,但只敢叫16纳米。“我们至少有点良心,不敢(像三星)那样随便叫,”这位前台积高层苦笑着。CuMEETC-电子工程专辑

命名惯例打乱之后,首先延伸出来的问题是,外行人很难搞得清楚,英特尔、台积电、三星这半导体三雄的技术竞赛,究竟谁输谁赢?CuMEETC-电子工程专辑

例如,英特尔原先预期将在今年秋天问世的10纳米工艺处理器,不久前宣布将会延后到17年的下半年推出。因此,量产时间极可能落后也将在同一年量产的台积电“10纳米”工艺。CuMEETC-电子工程专辑

当时部分媒体都以“台积电超车英特尔”大幅报导。但业内人士都心知肚明,其实,彼“10纳米”不等于此“10纳米”,目前,台积电仍落后英特尔一个技术世代以上。CuMEETC-电子工程专辑

只不过,这个“台湾希望”正迎头赶上。“过去英特尔对台积电有较大的技术领先,”高通首席营运官戴瑞克说,“我们认为这些差距正在缩小,而且还会持续缩小。”CuMEETC-电子工程专辑

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。
CuMEETC-电子工程专辑

CuMEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 商业ISA浮浮沉沉,谁是RISC-V的“定盘星” 2010年,RISC-V项目创始人David Patterson、Andrew Waterman、Yunsup Lee和Krste Asanovic开始思考,既然在互联网、操作系统、数据库、编译器、图像等行业都有开放的标准、免费及开放的实现方式和私有化的实现方式,那么有没有可能在处理器IC领域也打造一个真正开源的、免许可、免授权费用指令集架构?未来,能否用模块化IC或者是用软件定义硬件的理念,辅之以社区的方式,去设计和维护相关标准?在这一背景下,RISC-V项目应运而生。
  • 半导体大厂们掀起“3D堆叠大战”,3D芯片堆叠技术到底是 可以不必理会“摩尔定律”是否会失效的争议,但业界多年来一直在追求提升半导体工艺不断降低线宽,而线宽的微缩总是有一个极限的,到了某种程度,因为难度太大,就没了经济效应。许多半导体公司,已经调整了应对这新困难的战略,目前3D堆叠芯片技术备受业界关注。本文主要盘点中外各企业之间的“3D堆叠大战”以及科普下“3D芯片堆叠技术”。
  • 后摩尔时代,半导体设备企业如何面对机遇和挑战? 大数据、自动驾驶、手机、人工智能和IOT五大应用的发展奠定了今后整个工业信息化革命的基础,这五大应用的核心支撑则是芯片技术。一代先进工艺,一代先进设备。半导体设备公司的兴起与成长紧紧跟随全球芯片制造中心的迁移步伐,差异化技术创新能力将为中国半导体设备企业赋能。
  • 后摩尔时代的特色工艺成香饽饽,其在中国的进展情况怎样 由于摩尔定律有自身的局限性,在那个时代它只能预测到晶体管的密度要增加,成本可下降,实际上它无法揭示随之而来的功耗增大及晶体管的性能提高等。所以近期指出定律的另一个方向,“非尺寸依赖”具有指导意义。
  • 摩尔定律的下一步?CEO的看法是… “摩尔定律”的下一步将怎么走?包括Arm、Micron与Xilinx等公司CEO分别提出了不同看法,但他们对于半导体的未来发展仍充满热情…
  • 后摩尔时代的特色工艺不再依赖尺寸,那究竟依赖什么? 说到半导体工艺的发展,怎么也绕不开摩尔定律。随着线宽的持续降低,半导体工艺发展到纳米尺度,带来无论是建厂成本、工艺研发还是产品研制费用的急剧增加,集成电路工艺技术逐渐从单一追求尺寸依赖的先进工艺,向先进工艺(More Moore)、非尺寸依赖的特色工艺(More than Moore)和先进封装三个维度并举发展。特色工艺除了非尺寸依赖,还有何特色呢?
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告