广告

听说数据中心和3D芯片堆栈技术更配哦

时间:2017-04-18 作者:Rick Merritt 阅读:
计算密度跟不上互联网流量增加速度,数据中心分析之数据量的成长速度前所未有;要解决这个问题,需要更大的内存带宽,而这是3D芯片堆栈技术展现其承诺的一个领域。

被甲骨文(Oracle)取消的一个微处理器开发项目,在传统工艺微缩速度减缓的同时,让人窥见未来高阶芯片设计的一隅;该Sparc CPU设计提案的目标是采用仍在开发的芯片堆栈技术,取得越来越难透过半导体工艺技术取得的优势。Oe5EETC-电子工程专辑

在上述概念背后的研究人员,是甲骨文在今年初被裁撤的硬件部门之一员;但他的点子化为一家顾问公司而存活了下来,并且已经开始与美国硅谷的半导体业者进行合作。甲骨文前任资深首席工程师、创办了一家三人新创公司ProPrincipia的Don Draper表示:“我看得越深,越觉得这是一条可以走的路。”Oe5EETC-电子工程专辑

Draper指出:“计算密度跟不上互联网流量增加速度,数据中心分析之数据量的成长速度前所未有;要解决这个问题,需要更大的内存带宽,而这是3D芯片堆栈技术展现其承诺的一个领域。”Oe5EETC-电子工程专辑

在一场去年底举行的研讨会上,Draper展示了现有的Sparc处理器如何能重新设计成两颗尺寸较小、相互堆栈的裸晶;其中一颗只有处理器核心与高速缓存(caches),另一个则是以N-1或N-2工艺节点制造,以一半数据速率运作,乘载串行器-解串行器(serdes)等周边,以及L4高速缓存与芯片上网络──可降低成本与功耗。Oe5EETC-电子工程专辑

Draper表示,新架构芯片的核心数量与L3高速缓存也能增加近一倍,特别是如果堆栈技术采用新兴的微流体冷却(microfluidic-cooling)技术:“在相同的技术节点,可以将性能提升两倍。”
20170414_3Dstacks_NT03P1
*一颗大型CPU能被重新设计成两颗成本较低的芯片,并取得在功耗、性能方面的优势
(来源:ProPrincipia)*Oe5EETC-电子工程专辑

高风险却适用机器学习的设计提案Oe5EETC-电子工程专辑

Draper并指出,新兴的芯片堆栈技术是将一个主处理器与一个加速器绑在一起、以因应内存密集任务例如机器学习应用的理想方案;而相反的,若采用芯片对芯片互连例如CCIX与OpenCAPI:“就像在用吸管吸汽水。” 此外Draper也建议在后缘的裸晶采用整合式稳压器(integrated voltage regulator,IVR);他估计,采用相对较小的磁性电感(magnetic inductors),该IVR能节省功率以及电路板站为面积,并将芯片的数据传输速率提升到150MHz。Oe5EETC-电子工程专辑

尽管如此,Draper坦承,这个他在甲骨文提出的设计提案,也就是在最顶级的M系列处理器采用芯片堆栈技术,是非常高风险且巨大的承诺;举例来说:“如果在(芯片堆栈)实作过程中出了任何问题,最顶端的裸晶可能就会无法使用。”Oe5EETC-电子工程专辑

该芯片堆栈采用内存堆栈使用的硅穿孔(TSV)技术,该结构是规律的,但对于高密度、不规则的逻辑芯片来说会很棘手;TSV在厚度上也相对较高,在周遭也需要有保留区域。Draper声称,芯片堆栈的散热问题大部分可以被解决;具备高导热性的铜接口能轻易地将热从温度较高的顶部裸晶,透过散热片或是风扇从对温度较低的底部裸晶排出。
20170414_3Dstacks_NT03P2
*Sparc T2处理器重新设计为两颗中型尺寸芯片,能将功耗降低17.3%
(来源:Moongon Jung, Georgia Institute of Technology)*Oe5EETC-电子工程专辑

Xperi (编按:原为Tessera)旗下的Invensas,在室温晶圆/裸晶堆栈技术方面是领导者;其技术也是新创公司ProPrincipia创办人Don Draper认为微处理器设计工程师将会用到的。Invensas的DRAM堆栈可望在2019年量产,接着是处理器、ASIC、GPU与FPGA等各种组件。Oe5EETC-电子工程专辑

Invensas总裁Craig Mitchell表示:“我们现在的目标是与客户沟通,取得他们的晶圆片,因为每个人的工艺与硅穿孔(TSV)技术都有点不太一样。”Oe5EETC-电子工程专辑

另一个障碍是避免晶圆切割时产生的微小颗粒污染。他指出:“我们正在取得良好的进展,能展现4层的DRAM堆栈;另外我们正以3D DRAM为出发点,因为这是一个大规模的市场,而且如果你能在DRAM领域证实技术,将技术转移到任何地方就会容易许多。”Oe5EETC-电子工程专辑

Invensas是为Sony等厂商采以6~14微米间距的晶圆对晶圆技术接合氧化物,来堆栈CMOS影像传感器而立足市场;在明年某个时候,Invensas预期能迈向下一步,提供能封装一组MEMS传感器的工艺技术。Oe5EETC-电子工程专辑

接下来Invensas则将提供新开发的裸晶等级直接结合互连(die-level Direct Bond Interconnect,DBI),以链接传感器与逻辑芯片;该技术已经授权给具备一座大型MEMS晶圆代工厂的Teledyne Dalsa。最终Invensas的目标是让DBI互连能小于1微米,好将大型芯片转换成相互堆栈的小芯片数组。
20170417_3Dstacks_NT03P1
*Draper展示了类DBI芯片堆栈的横切面
(来源:ProPrincipia)*Oe5EETC-电子工程专辑

也有其他厂商准备进军此一领域,以较低成本的2.5D芯片堆栈技术,将裸晶并排在相对尺寸较大、较昂贵的硅中介层(interposer)上。Oe5EETC-电子工程专辑

例如台积电(TSMC)在不久前宣布,正在开发一个新版本的晶圆级扇出式封装技术,名为整合式扇出封装(InFO),目前应用于手机应用处理器。此外台积电也将扩展其2.5D CoWos工艺,可在约1,500 mm2面积的基板上放最多8颗的HBM2 DRAM。Oe5EETC-电子工程专辑

Mitchell表示,扩展的InFO技术之40微米I/O焊垫与65mm2基板,不会与Invensas采用DBI技术的更大、更高密度芯片堆栈直接竞争。但市场研究机构Yole Developpement封装技术分析师Emilie Jolivet表示,最近联发科(Mediatek)宣布,将在一款数据中心应用之芯片使用InFO,显示该技术正在伸展触角。Oe5EETC-电子工程专辑

不过Mitchell表示,DBI与InFO式两种完全不同的技术,后者是一种封装技术、将精细节点的芯片链接到较大节点的印刷电路板链路,而DBI则是采用精细链接的芯片对芯片互连。Oe5EETC-电子工程专辑

举例来说,苹果(Apple)的A10应用处理器采用InFO技术,将220微米间距的裸晶接口,转接至印刷电路板的350微米界面;相反的,DBI正被测试应用DRAM之间40微米的触点,可望在未来能堆栈到8层高。Oe5EETC-电子工程专辑

至于英特尔(Intel),则是开发了EMIB (Embedded Multi-Die Interconnect Bridge)技术,一开始使用于大型FPGA连结外部的串行/解串器;Jolivet认为EMIB技术将改变市场局势,并扩大封装技术领域的战场。Oe5EETC-电子工程专辑

而Mitcell则指出,EMIB也不会与DBI直接竞争,并质疑该技术能扩展到多大程度;他表示,DBI目前最大的竞争对手是热压接合(thermal compression)技术,但被限制在25微米以上的互连:“25微米看来是一道难以突破的障碍。”Oe5EETC-电子工程专辑

Yole Developpement表示,Apple在A10处理器采用的台积电InFO技术,可说是扇出式封装技术发展在去年的一个转折点;最近该机构有一篇报告指出,扇出封装的设备与材料可望取得40%的复合成长率。Oe5EETC-电子工程专辑

编译:Judith ChengOe5EETC-电子工程专辑

本文授权编译自EE Times,版权所有,谢绝转载Oe5EETC-电子工程专辑

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。
Oe5EETC-电子工程专辑

Oe5EETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Rick Merritt
EE Times硅谷采访中心主任。Rick的工作地点位于圣何塞,他为EE Times撰写有关电子行业和工程专业的新闻和分析。 他关注Android,物联网,无线/网络和医疗设计行业。 他于1992年加入EE Times,担任香港记者,并担任EE Times和OEM Magazine的主编。
您可能感兴趣的文章
  • 怎样更好地为厨房家电增加触摸功能? 为了成功地从当今的方法过渡到先进的触摸屏技术,电器制造商需要与IC供应商,或者与和IC供应商合作的触摸屏或模块供应商协同工作,为电器应用专门设计触摸控制器。
  • 都在围观最新CPU/GPU,Arm中国这个动向你可曾关注? “孙正义曾说大约在2035年左右,全球可能会有1万亿个在线连接的AIoT设备。坦白的讲,这并不是一个很激进的数字。”Arm中国生态发展副总裁、OPEN AI LAB创始人兼CEO金勇斌日前在接受媒体采访时称,从1991年到2017年,Arm花了26年的时间才实现了1000亿片Arm架构芯片的出货。
  • 25%技术门槛,华为保住台积电继续供货 台积电23日表示,其内部有严格的尽职控管(Due Diligence)流程,经过评估后认为出货给华为海思并没有违返国际贸易法规,所以将会持续出货给华为海思。
  • 芯之联:小芯片在AIoT时代的大作为 近来人们不再像从前那样单独提及AI(人工智能)和IoT(物联网),而是将其融合在一起,AIoT(人工智能物联网)成为科技行业热词。AI+IoT成为业内共识,语音识别+人脸识别+边缘计算+物联网等多概念融入,借助AI、大数据、云计算等技术,实现“云+边+端”的全新模式被广泛接受。
  • Chiplet小芯片的研究初见成效 Chiplet是业界为了弥补硅工艺技术增长放缓所做的几项努力之一。 它们源于多芯片模块,诞生于20世纪70年代,最近在AMD的Ryzen和Epyc x86处理器等产品中作为一种节省成本的技术而重新焕发活力。迄今为止,已经有很多公司早早地创建了自己的 chiplet 生态系统……
  • Arm服务器生态合作推进中国“芯”突破 放眼当下,以智能手机为代表的移动设备产业发展迈入“下半场”,云计算、物联网、人工智能等新兴技术的登场,推动了万物互联、万物感知的智能社会建设,从而对绿色计算、智能计算提出了多样化、迫切的需求。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告