广告

应对高端视觉设备市场的业界首款神经网络DSP

时间:2017-05-05 阅读:
• 完整独立的DSP核心,全面支持各级神经网络层

• 芯片面积不到1mm2,计算速度可达每秒1 TeraMAC (TMAC)

• 通用的可编程解决方案,为未来而生,满足不断演进的技术需求

• 为视觉设备、雷达/光学雷达和融合传感器应用度身优化
电子工程专辑 EE Times China -提供有关电子工程及电子设计的最新资讯和科技趋势

楷登电子(美国Cadence公司,NASDAQ: CDNS)今日正式公布业界首款独立完整的神经网络DSP —Cadence® Tensilica® Vision C5 DSP,面向对神经网络计算能力有极高要求的视觉设备、雷达/光学雷达和融合传感器等应用量身优化。针对车载、监控安防、无人机和移动/可穿戴设备应用,Vision C5 DSP 1TMAC/s的计算能力完全能够胜任所有神经网络的计算任务。VQUEETC-电子工程专辑

随着神经网络应用的日益深入和复杂,对计算的要求也与日俱增;同时,神经网络的自身架构在不断更新换代,新网络、新应用和新市场也层出不穷。上述趋势之下,业界亟需一款针对嵌入式系统量身定制的高性能、通用型神经网络解决方案,不仅应该具备极低的功耗,还应拥有高度的可编程能力,以适应未来变化,降低风险。VQUEETC-电子工程专辑

神经网络DSP vs. 神经网络加速器

基于摄像头的视觉系统在汽车、无人机和安防领域最为常见,这种架构需要两种最基础的视觉优化计算模式。首先,利用传统视觉算法对摄像头捕捉到的照片或图像进行增强;其次,使用基于神经网络的认知算法对物体进行检测和识别。现有的神经网络加速器解决方案皆依赖与图像DSP连接的硬件加速器;神经网络代码被分为两部分,一部分网络层运行在DSP上,卷积层则运行在硬件加速器上。这种架构不但效率低下,且耗能较高。VQUEETC-电子工程专辑

Vision C5 DSP是专门针对神经网络进行了特定优化的DSP,可以实现全神经网络层的计算加速(卷积层、全连接层、池化层和归一化层),而不仅仅是卷积层的加速。因此,主视觉/图像DSP能力得以释放,独立运行图像增强应用,Vision C5 DSP则负责执行神经网络任务。通过移除神经网络DSP和主视觉/图像DSP之间的冗余数据传输,Vision C5 DSP的功耗远低于现有的神经网络加速器。同时,Vision C5 DSP还提供针对神经网络的单核编程模型。VQUEETC-电子工程专辑

“我们的很多客户都在纠结如何选择理想的神经网络平台,毕竟一款产品的开发可能耗时数年,”Cadence公司Tensilica事业部市场高级总监Steve Roddy表示。“随时在线(always-on)嵌入式系统的神经网络处理器不仅需要低功耗和较快的图像处理速度,灵活性和永不过时(future-proof)的前瞻性也必不可少。目前的平台都不够理想,客户亟需一个全新的解决方案。Vision C5 DSP通用型神经网络DSP应运而生,它集成方便、使用灵活,功耗能效较CNN加速器、GPU和CPU也更为出色。”VQUEETC-电子工程专辑

“现实世界中的深度学习应用数量庞大,种类繁多,对计算的要求非常苛刻,”嵌入视觉联盟(Embedded Vision Alliance)创始人Jeff Bier表示。“Vision C5 DSP作为神经网络专用编程处理器,可以帮助我们在低成本、低功耗设备上应用深度学习技术。”VQUEETC-电子工程专辑

Vision C5 DSP的参数与性能

依托独立引擎,Vision C5 DSP具备领先的神经网络性能:VQUEETC-电子工程专辑

• 不到1mm2的芯片面积可以实现1TMAC/秒的计算能力(吞吐量较Vision P6 DSP提高4倍),为深度学习内核提供极高的计算吞吐量
VQUEETC-电子工程专辑

• 1024 8-bit MAC或512 16-bit MAC 确保8-bit 和16-bit精度的出色性能
VQUEETC-电子工程专辑

• 128路8-bit SIMD或64路16-bit SIMD的VLIW SIMD架构
VQUEETC-电子工程专辑

• 专为多核设计打造,以极少的资源代价获得NxTMAC的处理能力
VQUEETC-电子工程专辑

• 内置iDMA和AXI4总线接口
VQUEETC-电子工程专辑

• 使用与Vision P5和P6 DSP一致的经验证软件工具包
VQUEETC-电子工程专辑

• 基于业界知名的AlexNet CNN Benchmark,Vision C5 DSP的计算速度较业界的GPU最快提高6倍;Inception V3 CNN benchmark,有9倍的性能提升。
VQUEETC-电子工程专辑

Vision C5 DSP是一款灵活前瞻的永不过时(future-proof)解决方案,支持各类内核尺寸、深度和输入规格。Vision C5 DSP采用多项系数压缩/解压技术,支持未来添加的新计算层。与之相反,CNN硬件加速器由于程序重编能力有限,扩展能力较差。 VQUEETC-电子工程专辑

Vision C5 DSP搭载Cadence神经网络Mapping工具链,可将Caffe和TensorFlow等映射为在Vision C5 DSP上高度优化过的可执行代码,充分发挥手动优化神经网络库的丰富功能。VQUEETC-电子工程专辑

电子工程专辑 EE Times China -提供有关电子工程及电子设计的最新资讯和科技趋势
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 美国EDA厂商叫停软件更新,对华为影响几何? 据日经新闻报道,在美国商务部将华为纳入限制取得美国技术名单后,总部位于美国加州的某家EDA龙头据悉已告诉员工暂停提供华为更新服务。消息人士说,纳斯达克挂牌的他们也暂停对华为出售知识产权。这一系列举动对华为海思的芯片设计业务会产生什么样的影响?对国产EDA软件又会带来什么样的机遇呢?
  • 如何在设计中有效考虑Dummy Metal Fill对于芯片的影响 Cadence公司的Quantus中提供的IVMF功能在各个工艺节点都具有很高的精度,对于Metal Fill的模拟可以帮助工程师在布局绕线的同时考虑到Metal Fill对于芯片整体的影响,从而有效提高整体的设计效率,保证整体设计周期。
  • 将人工智能引入EDA行业已刻不容缓 2018年是Cadence增长非常强劲的一年,我们甚至上调了本财年的财务预期。中国市场一直是Cadence的战略重点,持续的技术创新以及与包括中国在内全球关键合作伙伴和客户的密切协作,是我们获此佳绩的基础。
  • 从聆听到思考,Cadence DSP双星闪耀亮出智能“DNA” 按照Cadence的命名规则,DNA是深度神经网络加速器(Deep Neural-network Accelerator)的简称。但其实对更多的人来说,DNA是生命的符号,它在让我们每个人独一无二的同时,又将我们与地球上的其他人类联系在一起。那么,Tensilica DNA100处理器,会不会也具备类似的属性?
  • AI从云端转向边缘,新架构应运而生 随着人工智能(AI)能力从云端转向边缘,芯片制造商必然会找到可行的方法,在更小、更高效,且成本更低的设备中实现各种AI功能,比如神经网络处理和语音识别等。
  • Cadence:挑战混合信号的设计瓶颈 Mladen Nizic,Cadence混合信号解决方案工程总监,介绍了当今世界众多应用,包括手机、汽车、IoT等,对混合信号IC设计提出的更严格的要求。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告