向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

Cadence发布第三代 DRC解决方案Pegasus验证系统

时间:2017-06-20 作者:张迎辉 阅读:
Pegasus验证系统,是基于云计算(cloud-ready)大规模并行物理签核的解决方案,将帮助工程师缩短先进节点IC的上市时间。

在硅谷2017夏季拜访Cadence公司期间,该公司上半年发布的大规模并行物理签核解决方案Pegasus验证系统,被再次向电子工程专辑分析师演示讲解。Cadence的DSG营销产品管理总监Christen Decoin认为Pegasus是一款新一代的芯片物理验证工具,可以大幅缩短高性能SoC或CPU的验证时间。6CbEETC-电子工程专辑

Cadence17062001
图:Cadence发布第三代DRC产品Pegasus。6CbEETC-电子工程专辑

Cadence170620026CbEETC-电子工程专辑

Christen Decoin表示,Pegasus验证系统,是基于云计算(cloud-ready)大规模并行物理签核的解决方案,将帮助工程师缩短先进节点IC的上市时间。6CbEETC-电子工程专辑

Cadence170620036CbEETC-电子工程专辑

Pegasus验证系统解决方案是全流程Cadence数字设计与签核套件的新成员,可扩展至数百CPU,设计规则检查(DRC, Design Rule Check )性能最高可提升10倍,周转时间较上一代Cadence解决方案由数日降至数小时。6CbEETC-电子工程专辑

Cadence17062004
图:Pegasus同时可以并行支持多达640 CPU的验证6CbEETC-电子工程专辑

Cadence170620056CbEETC-电子工程专辑

Christen Decoin说,与Virtuoso定制化平台和Innovus实施系统无缝兼容,因为该解决方案可以使用现有的晶圆厂认证的PVS卡座,所以验证平台转换的成本也很低。6CbEETC-电子工程专辑

以下附上早前Cadence发布的Pegasus新闻稿对于产品的优势方面的介绍,供读者们参考:6CbEETC-电子工程专辑

早期客户已将Pegasus验证系统用于存储、高性能运算、云、服务器和移动应用等领域的大型设计。Pegasus解决方案具备多项优势:6CbEETC-电子工程专辑

• 大规模并行架构:Pegasus解决方案采用大规模并行架构,拥有前所未有的速度和性能,轻松扩展至数百CPU,助力设计师加快流片速度。
6CbEETC-电子工程专辑

• 缩短全芯片物理验证时间:Pegasus解决方案具备千兆级处理能力,可以近线性扩展至最多960个CPU,助客户大幅缩短DRC签核时间。
6CbEETC-电子工程专辑

• 过渡成本低:Pegasus解决方案基于现行代工厂认证工作规则,客户无需耗费大量学习时间既可实现100% 精确验证。
6CbEETC-电子工程专辑

• 灵活的云计算平台:Pegasus解决方案提供原生云支持,搭建灵活、弹性的运算环境,助客户应对激烈竞争,缩短产品上市时间。
6CbEETC-电子工程专辑

• 高效利用CPU资源:无论何种设备配置和物理位置,Pegasus解决方案的异步处理数据流皆可助客户优化CPU占用,提供最大灵活性以运行丰富的硬件,并实现高速DRC签核。
6CbEETC-电子工程专辑

• 原生兼容Cadence数字与定制设计流程:Pegasus验证系统与Virtuoso定制设计平台无缝整合,支持实时DRC签核检查;采用“正确构建”(correct-by-construction)工作流,设计师得以大幅提高布线效率。通过集成Innovus设计实现系统,设计师可以在流程的不同阶段运行Pegasus验证系统并执行各项检查,主要包括:签核DRC和多重曝光分解;执行色彩平衡校验以提升良率;填充时序感知金属以减少时序收敛迭代;工程设计更改(ECO)期间的增量DRC和金属填充以缩短周转时间;以及全芯片DRC。
6CbEETC-电子工程专辑

德州仪器(Texas Instruments)是Cadence Pegasus验证系统的早期客户之一,已经成功将该全新解决方案扩展至540个CPU,大幅缩短全芯片DRC的运行时间。德州仪器此前的DRC解决方案扩展能力有限,难以应对日益紧张的流片进度。较德州仪器此前使用的解决方案,Pegasus验证系统支持原生云处理,可以预测周转时间,实现数量级运行加速,大幅提升设计团队的整体生产力。6CbEETC-电子工程专辑

无独有偶,Microsemi Corporation高级工程服务部门的高级经理Scott Barrick也表示:“在最先进的技术节点领域,DRC签核的周转时间对流片进度影响极大。Pegasus验证系统的近线性扩展能力帮助我们在极短时间内将全芯片DRC扩展至上百个CPU,且运行速度较上一代Cadence解决方案最高提升10倍。作为下一代解决方案,Pegasus提供原生云支持并具备千兆级处理能力,灵活度大幅提高,可以在流片时的GPU占用高峰期增加数百个CPU,实现理想的运行时间,此前需要40小时以上才能完成的工作现在只需不到3小时。只要流片需要,我们可以轻松运行多次DRC签核迭代。”6CbEETC-电子工程专辑

“先进节点DRC日益复杂,现行解决方案无法实现工程师期待的周转进度,”Cadence公司执行副总裁兼数字与签核事业部、系统与验证事业部总经理Anirudh Devgan博士表示。“Pegasus验证系统的创新架构和原生云计算提供灵活、弹性的运算环境,助客户在数小时内完成先进节点设计的全芯片签核DRC,并缩短上市时间。”6CbEETC-电子工程专辑

全新Pegasus验证系统是Cadence数字设计与签核套件的进一步拓展。该套件包括从综合到设计实现,再到签核的完整设计流程,旨在帮助客户在种类繁多的应用和垂直领域中快速实现功耗、性能和面积(PPA)目标。全新Pegasus验证系统支持Cadence系统设计实现(SDE)战略,助力系统与半导体公司高效生产具备高区分度的完整终端产品。6CbEETC-电子工程专辑

本文为《电子工程专辑》原创,版权所有,转载请注明出处并附链接6CbEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 一家IC设计公司为何卖起了电缆? 在2010年左右,40Gbps还是主流数据传输速度时,DAC可以支持10m的传输。但到了2015年,100G成为主流,铜缆(DAC)只能在5m以内发挥作用。而目前数据中心的数据速度已经向400G迈进,除了3m以内的连接还能采用DAC,超过这一距离的连接该怎么办呢?Credo借中国光博会的契机,其总裁兼CEO Bill Brennan带着一根电缆在深圳召开了媒体发布会,给大家揭示了答案。
  • 功耗最低的PCIe Gen4 NVMe SSD控制器面世 新款Marvell SSD控制器系列包括88SS1321、88SS1322和88SS1323,是业内首款采用12nm工艺技术制造的PCIe Gen4 DRAM和DRAM-less SSD控制器。该控制器系列的支持范围涵盖所有现有和新兴的m.2(22110 至 2230)、BGA、EDSFF和U.2 SSD尺寸,是云数据中心服务器计算存储、企业开机驱动设备、PC客户端存储和游戏存储,以及新兴工业和边缘设备应用的理想选择。
  • 与Hyperscaler大鲸鱼同游,半导体厂商准备好了吗? 全球7大互联网巨头和云平台服务商,还有苹果和华为等高科技公司,都在从不同方向挺进半导体市场,通过自研、并购或合作的形式开发适合自己特定需求的芯片。ASPENCORE旗下EE Times编辑团队联合推出了一个Hyperscaler专题,全方位分析Hyperscaler对半导体行业现在和未来的影响......
  • 边缘与网关集成,拓展人工智能广阔疆域 得益于在亚马逊Alexa 和苹果Siri 等消费设备和服务中的广泛应用,机器学习和人工智能 (AI) 已成为主流技术。事实证明,这些系统能精准识别会话语音并在复杂视觉场景中辨认和说出对象名称。Facebook 称其每天运用该技术执行约 60 亿次翻译任务。然而,人工智能的应用远不仅限于消费者服务领域。
  • 芯之联:小芯片在AIoT时代的大作为 近来人们不再像从前那样单独提及AI(人工智能)和IoT(物联网),而是将其融合在一起,AIoT(人工智能物联网)成为科技行业热词。AI+IoT成为业内共识,语音识别+人脸识别+边缘计算+物联网等多概念融入,借助AI、大数据、云计算等技术,实现“云+边+端”的全新模式被广泛接受。
  • 以粤港澳大湾区为例,如何进行智慧产业建设,打造智慧城市 在当前中美贸易摩擦日益升级的国际国内大环境中,为解决企业在产品、方案、技术、销售渠道、代工厂还是人脉这些都有可能影响到企业未来几年的起起伏伏的痛点问题,帮助企业更好地适应新的经济科技新形势,今日(5月23日)在深圳科兴科学园国际会议中心,ASPENCORE旗下《电子工程专辑》、《电子技术设计》、《国际电子商情》三大媒体联合举办了2019国际电子产业链资源对接会。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告