向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

实际可用的DDR5芯片组已开发完毕,两年内量产

时间:2017-09-24 作者:Rick Merritt 阅读:
内存带宽与密度都比目前DDR4更高2倍的DDR5内存接口芯片来了,预计最快在2019年量产,为服务器的主存储器带来更高效能与功率管理…

内存世代即将来到DDR5 (第五代双倍资料率)的时代!0rfEETC-电子工程专辑

Rambus最近宣布在其实验室中开发出DDR5的可用芯片——DDR5是动态随机存取内存(DRAM)双列直插式内存模块(DIMM)的下一代重要接口。预计从2019年开始,暂存频率驱动器与数据缓冲器可望有助于为服务器倍增主存储器的传输速率,而且也引发了对于未来运算的争论。0rfEETC-电子工程专辑

美国联合电子设备工程委员会(JEDEC)标准组织计划在明年6月之前宣布以DDR5规格作为下一代服务器的默认内存接口。然而,有些分析师指出,DDR5出现的时机,将会在持久型内存(即储存级内存)、新式计算机架构与芯片堆栈等均陆续更新替代方案之际。0rfEETC-电子工程专辑

Rambus产品营销副总裁Hemant Dhulla表示:“据我们所知,这是至今第一个在实验室中开发出实际可行的DDR5 DIMM芯片组,预计可在2019年量产。我们希望率先使其上市,并协助我们的合作伙伴推出该技术。”0rfEETC-电子工程专辑

DDR5预计可支持高达6.4Gbits/s的资料率,传输带宽最高达51.2 GBytes/s,分别较目前的DDR4支持的3.2Gbits数据率与25.6GBytes/s传输带宽提高一倍。升级后的新版本将使64位链路的运作压从1.2V降低至1.1V,并使突发周期(BL)从8位进展至16位。此外,DDR5可还让电压稳压器安装于该记忆卡,而不必再加进主板中。
20170922-rambus-ddr5-1
下一代服务器DIMM缓冲器芯片瞄准DDR5内存应用(来源:Rambus)0rfEETC-电子工程专辑

同时,CPU供应商预计将使其处理器的DDR通道数从12个扩增到16个通道,从而可能使主存储器的容量从现有的64GB提高到128GB。0rfEETC-电子工程专辑

预计DDR5将最先出现在执行大型数据库的高性能系统,或是诸如机器学习等具有庞大内存容量需求的应用中。Dhulla表示,虽然有些服务器可能会延迟达6个月才采用DDR5,“但这只不过是几季的时间罢了,并不是好几年……每个人都想要更大容量的内存。”0rfEETC-电子工程专辑

当今大约有90%的服务器都采用暂存或降低负载的DIMM——这些DIMM则采用缓存器频率以及数据缓冲器。这些芯片通常由Rambus、IDT和Montage等公司以不到5美元的价格销售。0rfEETC-电子工程专辑

替代型内存崛起0rfEETC-电子工程专辑

DDR5标准出现的时间,大约就是JEDEC为支持一系列DRAM与持久型内存组合的内存模块发布NVDIMM-p (非挥发性DIMM)界面之际。英特尔(Intel)表示将在明年推出采用其3D XPoint芯片的服务器DIMM;其他公司也预计将推出采用3D NAND的NVDIMM-p内存。0rfEETC-电子工程专辑

相较于传统的DRAM模块,新版内存预计将在密度和延迟方面更具优势。不过,预计其价格也将会更高,而DRAM可望维持原始速度的优势。
20170922-rambus-ddr5-2
DDR5接口芯片的内存带宽与密度都比DDR4更高2倍(来源:Rambus)0rfEETC-电子工程专辑

市场研究公司WebFeet Research总裁Alan Niebel表示:“市场将会非常需要DDR5...但它仍然是DRAM,而且也很耗电。它推动了传统的冯·诺伊曼(Von Neuman)系统进展,但我们仍然需要持续推出持久型内存替代方案,以及新的运算模式。”0rfEETC-电子工程专辑

事实上,Hewlett-Packard Enterprise (HPE)已经发布了一款采用Gen-Z内存接口的原型系统。Gen-Z是在今年8月才推出的全新内存架构。0rfEETC-电子工程专辑

WebFeet首席分析师Gil Russell表示:“许多人并不看好DDR5能成为下一代的内存接口。”0rfEETC-电子工程专辑

DRAM的工艺技术微缩正趋近于其核心电容器的实体限制,这使得Russell等业界分析师预期这种内存设计将在未来的5至10年内终结。他强调,更高的错误率必须在芯片上建置纠错程序代码的电路。0rfEETC-电子工程专辑

然而,内存领域“是一个真正进展缓慢的领域。”Russell说:“要让DIMM获得市场的认可,大概就得花一年的时间,而且大家总想要以尽可能最低的成本导入。”0rfEETC-电子工程专辑

同时,为了进一步提高速度与密度,AMD和Nvidia的高阶绘图处理器(GPU)已经改用高带宽的内存芯片堆栈了。Rambus的Dhulla指出,芯片堆栈仍然是一种昂贵的途径,仅限于用在高阶的GPU、FPGA以及通讯ASIC。0rfEETC-电子工程专辑

Dhulla表示,“DDR5显然是开启大量机会的理想途径。但目前业界较大的争论焦点是在DDR5之后以及2023年以后将如何发展。因此,我们的实验室也正着眼于多种替代方案。”0rfEETC-电子工程专辑

编译:Susan Hong0rfEETC-电子工程专辑

本文授权编译自EE Times,版权所有,谢绝转载0rfEETC-电子工程专辑

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。
0rfEETC-电子工程专辑

0rfEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Rick Merritt
EE Times硅谷采访中心主任。Rick的工作地点位于圣何塞,他为EE Times撰写有关电子行业和工程专业的新闻和分析。 他关注Android,物联网,无线/网络和医疗设计行业。 他于1992年加入EE Times,担任香港记者,并担任EE Times和OEM Magazine的主编。
您可能感兴趣的文章
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告