向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

10nm技术节点大战:台积电vs.三星

时间:2018-02-13 作者:泛铨科技 阅读:
本文以材料分析角度,探讨在iPhone 8的Bionic与Galaxy S8的Exynos8895芯片中SRAM区域与FinEFT工艺的差别,并分析技术呈现纳米级尺寸及其选用材料的差异,进一步了解台积电与三星的10nm工艺。

智能手机的普及,大大地改变了现代人们的生活方式,言犹在耳的那句广告词——“科技始终来自于人性”依旧适用,人们对于智能手机的要求一直是朝向更好、更快以及更省电的目标。就像2015年发生的iPhone 6芯片门事件,每个苹果(Apple)产品的消费者一拿到手机时,都迫不及待地想要知道自己的手机采用的是台积电(TSMC,16nm)或是三星(SAMSUNG,14nm)的芯片。WieEETC-电子工程专辑

这场战役两家大厂互有消长,首先是三星的14nm较台积电的16nm抢先半年投入量产,因两家大厂的鳍式晶体管(FinFET)设计也确有雷同之处,后续又衍生了竞业禁止官司诉讼等故事,无论如何,最终台积电还是以些许性能优势击败三星,并使其16nm工艺于来年独拿了Apple的A10处理器(iPhone 7)订单。WieEETC-电子工程专辑

2017年,三星卷土重来,自主设计了10nm技术工艺的Exynos8895 (名称源于希腊单词Exypnos和Prasinos,分别意为智能和环保),搭载于自家旗舰机Galaxy S8上,宣称与上一代14nm工艺相较性能提高了27%、功耗降低40%。另一方面,台积电的10nm产品A11 Bionic于今年iPhone 8发表会上亮相,Apple副总裁Phil Schiller对该芯片做了短短一句评价:“智能手机历来最强大、最聪明的芯片”(The most powerful and smartest chip ever in a smartphone)。WieEETC-电子工程专辑

于此人们又有新的议题可以讨论,两家世界级半导体厂究竟在新的10nm世代孰强孰弱呢?众多的分析平台都针对两家的产品进行了评比,例如,图1是知名跑分评测网站Geekbench针对两家芯片进行的比较,我们可以看到台积电的A11芯片效能分数,无论是单核心的4216分或多核心的10101分,分别都优于三星Exynos8895的1957与6433分,后续亦有许多文章或平台以各种数据说明两家大厂产品的规格品项差异。
20180211-10nm-1TItle="20180211-10nm-1">
图1:Geekbench网站提供的效能参考:i8 vs. S8WieEETC-电子工程专辑

本文则从另一个角度出发,以材料分析的方式一探iPhone 8的Bionic (以下简称i8)以及Galaxy S8的Exynos8895 (以下简称S8)两款芯片中静态随机存取内存(SRAM)区域与FinEFT工艺的差别,辅以高分辨率的穿透式电子显微镜(TEM)影像分析技术,呈现纳米级尺寸差异的影像,并以微区的能量散布光谱映像分析结果(EDS mapping),解释两家选用材料的差别,让读者得以连结形貌与成份二者间的关联,从而了解两家大厂的10nm工艺。WieEETC-电子工程专辑

SRAM大小与密度WieEETC-电子工程专辑

我们曾经在《电子工程专辑》期刊中发表《由材料分析观点看英特尔14nm/14nm+演进》一文,比较英特尔(Intel)的14nm及14nm+6T SRAM差异。6T SRAM单元面积越小,显示在同样尺寸大小的组件可以植入更多的内存单元。图2是2017年初英特尔指出14nm跨入10nm时,同样大小的逻辑区域会增加2倍以上的内存单元,故6T SRAM单元面积通常被视为衡量工艺优劣的重要因素。
20180211-10nm-2
图2:英特尔指出SRAM密度与线宽发展的关系WieEETC-电子工程专辑

图3a、3b分别指出iPhone 8 (i8)以及Galaxy S8 (S8)之芯片SRAM区域的STEM影像俯视图,我们可以发现i8工艺中的鳍片间距(Fin pitch)较S8的小,进而影响了6T SRAM的单元面积,i8的面积为0.040um2,远远小于S8的0.049um2,然而图3c、3d显示两者在工艺上并无材料选择上的差异,所以相信i8整体效能胜出,与其逻辑区域搭载单元数量有相对之关系(若SRAM整体区域大小相同的状况下,i8搭载的记忆单元数量将是S8的1.25倍)。
20180211-10nm-3
图3:(a)i8 SRAM区域的STEM影像;(b)S8 SRAM区域的STEM影像;(c)i8 SRAM区域的EDS影像图;以及(d)S8 SRAM区域的EDS影像图WieEETC-电子工程专辑

FinFET结构与特性WieEETC-电子工程专辑

进一步看看两者间鳍片结构的差异,透过TEM的影像以及EDS影像,我们可以解析其极细微的差异,图4a、4b呈现的是i8以及S8中鳍式硅基板的形貌,包含了N型(N-Fins)以及P型(P-Fins)结构。
20180211-10nm-4
图4:(a)i8 FinFET结构的TEM影像;(b)S8 FinFET结构的TEM影像;(c)i8 FinFET结构的EDS影像图;以及(d)S8 FinFET结构的EDS影像图WieEETC-电子工程专辑

两者的设计间存在着一些差异:首先,i8的N-Fins结构有二分之一的底部是相连的,这里跟S8的每个鳍片彼此间有很大的不同;表1统整了一些N-Fins的指标性尺寸,在这里我们可以发现两家的工艺设计走向不一样的路线,S8致力于增加与闸极接触的鳍片高度(Fin High)与鳍片宽度(Fin Width),因此S8在这两个数字上都是略胜i8的,这个设计完全符合FinFET增加通道面积的概念。虽然i8可能在通道面积上略小于S8,但其鳍片间距却比S8小非常多,因此我们认为i8除了增加通道面积外,也兼顾缩小单元面积大小,因而能大幅增加SRAM单元数量。
20180211-10nm-5
表1:鳍片的高度、宽度与间距差异:i8 vs. S8WieEETC-电子工程专辑

另一方面是材料的选择,从图4c、4d的EDS影像显示,两种10nm的FinFET成份组成是大同小异的,而且也没有出现跟以往不同的新材料,但是,i8在P-Fins的设计上有一个较独特的地方,我们发现了明显的锗(Ge)信号出现在鳍片上,而且整整涵盖了三分之一的鳍片,意即i8直接将锗元素添加于P-Fins结构中;而对照S8的设计,在P-Fins结构的顶端也可观察到锗信号,但是非常微弱,而且只占整体十分之一的鳍片长。WieEETC-电子工程专辑

在2016年IEEE国际电子组件会议(International Electron Device Meeting,IEDM)的一篇文章‘Setting the Stage for 7/5 nm’中提及,在鳍片中添加锗确实能够有效地提升电洞的迁移率,而且三星、GLOBALFOUNDRIES、IBM皆已计划在7nm工艺中使用,目前各厂尚未量产或大量添加,原因可能是尚未完全克服添加锗后形成的错位跟缺陷,但我们的确看到台积电已经在10nm量产中使用此技术领先群雄。WieEETC-电子工程专辑

SiGe组成与应变WieEETC-电子工程专辑

在目前的工艺中,磊晶所生长的硅锗(SiGe)结构系利用硅锗与硅之间晶格常数差异产生应变,从而提高载子的迁移率,这使得逻辑组件在相同尺寸下,性能可以得到很大的提升。为了让读者一窥SiGe全貌,我们准备一个极薄(依照图5中闸极下缘high-k材料的边界及其下方的鬼影判断,我们制备的样品宽度为一个鳍片左右,约5~10nm)的样品来观察鳍片上方磊晶的SiGe结构。
20180211-10nm-6
图5:(a)i8与(b)S8平行鳍片方向闸极与SiGe结构;(c)i8与(d)S8 SiGe结构处的EDS元素分布图WieEETC-电子工程专辑

图5即是在i8与S8平行P-Fins方向上观察到闸极与SiGe部位的高角度环形暗场(HAADF)影像及其EDS mapping影像。我们可以因此推敲一些设计细节:i8所使用接触SiGe的金属触点W为多段设计,但S8却是一整块的W材料;另一方面,比较SiGe的大小面积,即可看到S8的SiGe相对面积较小,可能在工艺的过程中有较大的SiGe损耗,这一点在i8中可以看到其SiGe整体结构优于S8的表现。最后,在HAADF影像及EDS成份分析,则可观察到两者的SiGe皆呈现两个不同浓度的成份分布,中心与外层的锗浓度不相同,而这个设计最早在英特尔的14nm+时已经观察到了,相信浓度变化的SiGe应可导致更大的应变,使得载子的迁移率能够有效地提升。WieEETC-电子工程专辑

金属联机与尺寸微缩WieEETC-电子工程专辑

最后使用SEM观察整体SRAM金属联机的状况(图6),在此可以清楚地看到i8在这个部份远远胜过S8,粗估M1至M11,i8的尺寸就比S8将近少了300nm,在这个金属联机迅速降低的情况下,相对而言即是带来寄生电容及信号延迟(RC-delay)的现象。RC-delay的影响因子如下:
20180211-10nm-7
• ρ= 互连导线电阻值WieEETC-电子工程专辑

• ε= 围绕导线的介电材料之介电常数WieEETC-电子工程专辑

• L= 金属互连的长度WieEETC-电子工程专辑

• W= 宽度或互连的间隔WieEETC-电子工程专辑

在导线距离W迅速减少的情况下,为了降低RC-delay的方法有二,第一为更换更低电阻的导线材料,这一点在日前于旧金山举行的IEDM 2017上,英特尔透露其10nm的工艺节点细节,他们将为最底部的两互连层更换新材料——钴(cobalt),这个部份的细节将在日后进一步揭露;第二即是使用更低介电常数的材料做为low-k层。本文在i8与S8的讨论中,并没有发现到金属导线材料的更新,所以我们推断i8所使用的low-k材料可能也优于S8,才能在尺寸优化300nm的情况下,依然保持高效能。
20180211-10nm-8
图6:10nm工艺金属内链接的SEM影像:(a) i8与(b)S8WieEETC-电子工程专辑

结语WieEETC-电子工程专辑

根据i8与S8的FinFET比较,以笔者的角度观察,S8规规矩矩地走向尺寸微缩,以及增加通道面积的方向,但是i8在这个架构概念下增加了更多的巧思,提升了整体逻辑区的密度,同时也在工艺中添进了一些极微小的差异来改善效能。WieEETC-电子工程专辑

透过进一步的材料分析,就能帮助工艺端以及读者发现并了解这些极小的差异。正所谓「见微知着」,小小的一个SRAM区域就已经藏在许多设计上的小细节,而且最后的胜负就来自于这些每一个小细节的累积。WieEETC-电子工程专辑

因应10nm以下的工艺即将开打,工艺端在微缩尺寸将会面临更多的挑战,此时工艺的验证能力,如何精准地提供在几个纳米间的差距,绝对是致胜的关键。藉由材料分析带来的强大验证武器,将成为工艺端以及读者的眼睛,并一起投入接下来的每一个战场。WieEETC-电子工程专辑

本文授权编译自EE Times Taiwan,版权所有,谢绝转载WieEETC-电子工程专辑

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。
WieEETC-电子工程专辑

WieEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • JEDEC软复位——嵌入式开发人员的福音 串行外设接口(SPI)广泛应用于将外设和存储器连接到嵌入式系统中的微控制器或处理器中。为使主机处理器能够更容易地重置SPI存储器,行业标准组织JEDEC定义了一种串行复位协议,替代了使用专用复位引脚来进行复位。本文介绍了该复位协议及其用法,特别参考了扩展SPI(xSPI)和串行非易失性存储器的执行代码。
  • 干货:华为“鸿蒙”所涉及的微内核究竟是什么? 关于微内核的定义,这里有一份简单的描述:内核运行在内核态,只包含基本的多任务调度功能;其他系统服务都运行在用户态,包括文件系统,网络协议栈,甚至内存管理,驱动都是一个个独立的用户态进程,并相互做内存隔离。应用需要使用系统服务时,都通过IPC发送消息来使用其他用户态服务。
  • 电动汽车中的SiC开关将会主导动力传动系统吗? 宽带隙(WBG)半导体正被应用于包括电动汽车在内的各类功率转换器中。其承诺的更高效率和更快转换速率将节省成本、尺寸和能源,它通常被运用在充电器和辅助转换器中,但尚未在牵引逆变器中大量取代IGBT。本文将介绍最新一代SiC FET,因其提供低于IGBT的损耗以及在高温和多重应力下被证实的短路鲁棒性,而成为新型逆变器设计的绝佳选择。
  • 如何让MCU进入睡眠状态节省能耗? 我们探讨过在每种Arm Cortex-M处理器上可以找到的低功耗模式的基本原理,以及如何使用WFI和WFE指令让处理器进入睡眠模式。实际上我们真正要了解的是,低功耗模式如何在真正的微控制器上实现?这些模式是如何影响嵌入式系统的?在这篇文章中,我们将更详细探讨如何让微控制器进入睡眠状态并看看到底能够节省多少能耗。
  • 硬件安全在实现工业4.0愿望中的作用 涉及工厂数字化的工业4.0对工业市场领域的组织领导者来说有着不同的意义,随着工厂设备变得智能化和互联,数字化影响可能对网络安全产生广泛的影响。工厂的数字化正在改变价值链的各个方面,并直接影响企业的顶线和底线。
  • 112Gbps LR SerDes PHY采用CTLE和时间交错闪存ADC以降 目前最先进的112Gbps LR SerDes PHY要求最大限度地减少ADC位数,从而通过减少比较器的数量和最小化DSP中的位数来为整个系统提供最小的芯片面积和功耗开销。在这项设计工程中,CTLE的价值在于降低了所需的ADC分辨率。在CTLE电路和闪存ADC尺寸与数量之间寻找平衡点,对最小化ADC位数以实现最小系统面积和功耗开销起着关键作用。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告