向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

投入2纳米工艺值得吗?

时间:2018-03-27 作者:Rick Merritt 阅读:
即使是5nm工艺,已经令人难以确定能否从中找到任何优势了,3nm很可能成为半导体终极先进工艺,而2nm似乎太遥远…

在迈向5nm、3nm或甚至2nm半导体工艺技术之路,业界工程师可能有多种选择,但有些人并不确定他们是否仍能从中找到任何商业利益,甚至是5nm工艺。3arEETC-电子工程专辑

为了打造尺寸日益缩小的芯片,所需的复杂度与成本越来越高,但却导致收益递减。日前于新思科技(Synopsys)用户大会(SNUG)的一场座谈会上,高通公司(Qualcomm)的一位工程师指出,移动处理器的数据速率将在3GHz达到峰值,而功耗和面积增益则从7nm开始缩减。3arEETC-电子工程专辑

【重要活动推广】
[EDAIP FORUM 2018 IMAGE
](http://site.eet-china.com/events/techshanghai_eda_ip/index.html)3arEETC-电子工程专辑

点击右边链接即可报名参加:http://site.eet-china.com/events/techshanghai_eda_ip/index.html3arEETC-电子工程专辑

高通设计技术团队资深工程总监Paul Penzes指出,由于金属导线中存在电阻性,使得10nm时速度提升的16%到了7nm时耗尽。此外,从10nm进展到7nm,功耗节省的幅度将从30%缩减到10-25%,面积微缩的幅度也会从37%减少到20-30%。3arEETC-电子工程专辑

数十年来,电子产业一直循“摩尔定律”(Moore’s law)所设定的开发蓝图——芯片上可容纳的晶体管数量大约每隔两年增加1倍。其结果是从个人电脑(PC)到智能手机等产品的尺寸越来越小、速度越来越快,价格也越来越便宜。3arEETC-电子工程专辑

Penzes说:“目前的芯片面积仍然以很高的两位数持续微缩,但在光罩背后所隐藏的成本增加,意味着实际的成本优势以及其他进展正开始放缓......目前尚不清楚到了5nm时还能保有什么。”这表示5nm节点很可能只是7nm的延伸。3arEETC-电子工程专辑

来自Synopsys和三星(Samsung)的技术专家表示,当今的FinFET晶体管版本应该还能用于5nm节点。而当进展到低于3.5nm的宽度时,FinFET将会达到极限。3arEETC-电子工程专辑

新思科技研究人员兼晶体管专家Victor Moroz说,设计人员可能必须过渡到采用大约三层的横向纳米线堆栈,或称为“纳米硅板”(nano-slabs)。三星则宣布计划使用闸极全环(GAA)晶体管以实现4nm工艺,目标是在2020年投入生产。3arEETC-电子工程专辑

新思科技的Munoz表示,到了未来的技术节点,间距微缩将减缓至每世代约0.8倍左右。这将迫使设计人员将7nm时双鳍、6轨的228nm单元高度结构,在3nm和2nm时缩减到单鳍、5轨的130-100nm结构。3arEETC-电子工程专辑

他总结说,使用这种技术,“硅晶似乎就能让我们安全地微缩至2nm,而在那之后,我们可能就会开始使用石墨烯。”3arEETC-电子工程专辑

然而,在最后的问答环节中,一位与会者对于这种单鳍5轨单元的结构表示震惊。
ChiproadmapSynopsysx800
新思科技描绘迈向2nm的通用开发蓝图(来源:Synopsys)3arEETC-电子工程专辑

新思科技部门研发总监Henry Sheng表示,更精细工艺的复杂度迫使芯片设计师面对日益严苛的设计规则。例如,FinFET对于工程师必须追踪的波形传播、电迁移和组件变异带来了新的效应。但他也乐观地认为,“这些效应最终都将得到解决”。3arEETC-电子工程专辑

在这场座谈会上的专家们认为,成功最终将取决于代工厂、EDA和设计工程师之间越来越密切的合作。在迈向目标进行时,高通公司认为,为了获得最佳产能,必须在生产开始之前对其先进设计进行调整,以及更清楚地定义工艺节点。3arEETC-电子工程专辑

“由于移动处理器的竞争非常激烈,代工厂导入的节点越来越不成熟,”Penzes说:“如果超出了利润,那么平均单位成本就会上涨,而变得缺乏竞争力。”3arEETC-电子工程专辑

“现在,在了解单元的电气特性之前,必须先掌握其环境,”他补充说。“即使是10%的变异也可能让一个新节点的所有优势尽失,因此,以前存在的所有噪声都必须克服。”3arEETC-电子工程专辑

Penzes指出最近的一些开发工作为此带来了希望。晶圆代工厂正在寻找以不同速率微缩各种单元的方法,而EDA供应商也承诺改善布线,其方式可能是采用极紫外光微影(EUV)技术。3arEETC-电子工程专辑

Moroz表示,工程师们也开始探索其他许多技术,以降低金属导线上的电阻率,从而为加速取得优势开启大门。其方式包括新的结构,例如跨越多个金属层的梯度和超导孔(super-vias),以及使用钴(Co)和钌(Ru)等新材料。
ChiproadmapdetailedSynopsysx800
为了说明未来即将面对的挑战,Moroz详细阐述开发蓝图。 (来源:Synopsys)3arEETC-电子工程专辑

成功的恒久不变因素仍然是工程师有信心找到解决棘手问题的方法。3arEETC-电子工程专辑

例如,三星承诺为搭配EUV的7nm工艺制订规范,并计划在今年制造晶圆,不过它仍然在等待步进器。Samsung Foundry设计支持副总裁Jongwook Kye在座谈会上表示,“只要ASML能够提供这些工具,我们就会开始投入大量制造。”。3arEETC-电子工程专辑

同时,三星也正在试图为2020年的4nm生产定义新的晶体管。Kyle说:“这是我们在未来几年内必须克服的挑战;只要能与工具供应商和其他公司密切合作,我相信我们最终能实现目标。”3arEETC-电子工程专辑

编译:Susan Hong3arEETC-电子工程专辑

本文授权编译自EE Times,版权所有,谢绝转载3arEETC-电子工程专辑

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。
3arEETC-电子工程专辑

3arEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Rick Merritt
EE Times硅谷采访中心主任。Rick的工作地点位于圣何塞,他为EE Times撰写有关电子行业和工程专业的新闻和分析。 他关注Android,物联网,无线/网络和医疗设计行业。 他于1992年加入EE Times,担任香港记者,并担任EE Times和OEM Magazine的主编。
您可能感兴趣的文章
  • 新世代IC技术大爆发:进展减速却精彩纷呈 随着半导体工艺持续朝着距离只有几个节点、难以突破的技术壁垒接近,半导体技术蓝图出现了发展“分支”的征兆...
  • NAND闪存的几种类型和对比 由于闪存的成本取决于其裸片面积,如果可以在同样的面积上存储更多数据,闪存将更具成本效益。本文将会介绍SLC、MLC和TLC这三种NAND闪存的主要类型特性,它们的特性比较,以及NAND闪存的未来发展趋势。
  • 氮化镓晶体管在电源适配器上的应用 由于宽禁带功率器件的优异性能表现,近几年来开始被业界采用,并逐渐商业化。用户对新器件常见的问题是:究竟宽禁带器件对系统的功率密度和效率的提升有多大的帮助?与之前的硅器件相比,所需要付出的成本会有多大?本文将以电源适配器的应用为案例,来回答这些问题。
  • 接收器技术的最新发展:接收器百年创新史选编 在超外差无线电的百年发展史上,除了实施技术之外,架构上几乎没有变化。多年来,我们目睹了用于构建无线电的介质的多次变化,我们看到,技术从电子管到晶体管,一直发展到单片集成电路。这些变化带来了各种可能性,在无线电发展初期的先驱眼中,这些不过是白日梦,但我们的日常生活却与这些可能性紧密地联系在一起。
  • 使用诊断驱动的良率分析克服系统性良率限制因素 在每个制造节点引入新的缺陷机理时,容易受设计影响的缺陷在数量和复杂性方面呈现出大幅增加的明 显趋势。这意味着,在引入新的制造工艺时,除了最初存在的低良率问题之外,即使随着工艺的逐渐成 熟,不同设计之间的变化仍会不断导致良率挑战。对您影响最大的良率挑战可能取决于贵公司所生产的 半导体产品类型。
  • 超前滞后零极点频率补偿器详解 零极点补偿器常用于修正反馈放大器回路的幅度和相位。这篇文章超出了教科书标准的解释程度,本文主要介绍了无缘补偿器和有源补偿器的原理和应用场景,也考虑了工程师在使用补偿器设计电路时需要注意的地方,甚至还涉及了补偿器设计所采用晶体管的细节。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告