广告

三星计划在2021年推出3nm全栅晶体管

时间:2018-05-25 作者:Dylan McGrath 阅读:
三星电子计划于2021年推出FinFETS晶体管的架构继承者采用了3纳米工艺节点的全栅晶体管(gate-all-around ,GAA)。
EETC https://www.eet-china.com

三星电子计划于2021年推出FinFETS晶体管架构的后继产品,采用3纳米工艺节点的全栅晶体管(gate-all-around ,GAA)。这家韩国巨头还在本周二(5月22日)年度代工技术论坛上重申,今年下半年将开始使用极紫外(EUV)光刻技术开始7nm生产。GldEETC-电子工程专辑

自二十一世纪初以来,三星和其他公司一直在开发GAA技术。 GAA晶体管是场效应晶体管(FET),在通道的所有四个侧面都有一个栅极,用于克服FinFET的物理缩放比例和性能限制,包括电源电压。GldEETC-电子工程专辑

三星公司市场副总裁Ryan Sanghyun Lee表示,自2002年以来,三星专有的GAA技术被称为多通道FET(MBCFET)。据该公司介绍,MCBFET使用纳米片器件来增强栅极控制,显着提高晶体管的性能。GldEETC-电子工程专辑

三星去年表示,它计划在2020年开始使用4纳米节点的GAA晶体管。然而,业界观察家预计GAA将在2022年之前投产。GldEETC-电子工程专辑

Gartner的代工厂研究副总裁Samuel Wang表示,他预计三星将在2022年的某个时间点正式量产GAA晶体管。“看起来他们的行动速度比这还快,”Wang说。
Kevin_krewell_150
图:Kevin KrewellGldEETC-电子工程专辑

Kevin Krewell 说:“三星的路线图很激进,我已经知道他们在EUV上进展迅猛,但这也设置了一个很高的门槛。”GldEETC-电子工程专辑

但是,Krewell补充说:“这仍然是一个出路,时间表可能会有变动。”
ibm-samsung-nanosheet-5nm-processor
由IBM和合作伙伴三星、Globalfoundries建立的采用全栅技术的5nm晶体管的SEM图像。来源:IBMGldEETC-电子工程专辑

去年6月,IBM和其研究联盟合作伙伴三星和Globalfoundries在日本京都举办的2017年超大规模集成电路技术和电路会议专题讨论会(2017 Symposia on VLSI Technology and Circuits conference)上,描述了他们为基于堆叠纳米片制造5纳米GAA晶体管而开发的工艺。据了解,包括英特尔和台积电在内的其他芯片制造商正在开发自己的下一代晶体管,其版本与FinFET类似,属于GAA FET。GldEETC-电子工程专辑

三星重申计划在今年下半年开始使用EUV光刻技术进行大规模生产,采用7nm Low Power Plus工艺。三星预计将成为第一家将业界多年来寄予厚望的EUV设备投入商业化生产的芯片制造商。台积电和Globalfoundries宣布计划于2019年开始使用EUV进行商业化生产。GldEETC-电子工程专辑

虽然光刻工具供应商ASML和先进芯片制造商们已经证明能够克服多年来困扰EUV发展的电源问题,但在商业生产中部署EUV所需的支持技术仍在开发和调整之中。GldEETC-电子工程专辑

三星晶圆代工业务首席工程师Yongjoo Jeon周二表示,三星将使用内部开发的EUV掩模检测工具。对于三星来说,这是一个重要的优势,因为还没有类似的商业工具被开发出来,Jeon补充道。GldEETC-电子工程专辑

Jeon表示,三星在没有保护EUV光罩免受颗粒污染掩膜情况下将率先部署EUV,这是另一项仍在开发中的技术。 Jeon说三星在EUV薄膜开发方面正取得进展,并且他相信最终能将该技术部署在自家EUV的生产过程中。GldEETC-电子工程专辑

三星还在开发EUV光刻胶,并有望在今年晚些时候达到大规模量产要求的目标良率,Jeon说。GldEETC-电子工程专辑

三星的工艺技术路线图还包括2019年的5nm FinFET和2020年的4nm FinFET生产工艺。GldEETC-电子工程专辑

翻译:Mike ZhangGldEETC-电子工程专辑

责编:Luffy LiuGldEETC-电子工程专辑

本文授权编译自EE Times,版权所有,谢绝转载GldEETC-电子工程专辑

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。
GldEETC-电子工程专辑

GldEETC-电子工程专辑

EETC https://www.eet-china.com
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Dylan McGrath
EE Times美国版执行编辑。Dylan McGrath是EE Times的执行编辑。 Dylan在电子和半导体行业拥有20多年的报道经验,专注于消费电子、晶圆代工、EDA、可编程逻辑、存储器和其他专业领域。
您可能感兴趣的文章
  • 台积电2020年第1季量产6纳米工艺,与三星竞争白热化 就在 16 日一早,韩国晶圆代工厂三星宣布发展完成 5 纳米工艺,并且推出 6 纳米工艺,并准备量产 7 纳米工艺的同时,晶圆代工龙头台积电也在傍晚宣布,推出 6 纳米 (N6) 工艺技术,除大幅强化目前领先业界的 7 纳米 (N7) 技术之外,还协助客户在效能与成本之间取得高度竞争力的优势,同时藉由 N7 技术设计的直接移转而达到加速产品上市的目标。
  • 7nm EUV芯片来临!三星宣布今年6月开启大规模生产 据报道,三星电子将于今年6月开始大规模生产7纳米(nm)极紫外(EUV)芯片。
  • 崎岖的芯片发展之路,黑暗但可见曙光 在今年年度光刻会议的一个晚间小组讨论会上,工程师们对半导体的前景表达出了希望和恐惧,半导体工艺可能会延续十年到1纳米节点,或者由于缺乏新的光刻胶化学材料而在3纳米节点停滞不前。这次会议旨在对摩尔定律将死的长期预测作出轻松发言,但不乏令人不安的不确定因素,这是下一代芯片发展面临的许多挑战的自然结果。芯片发展路线图一直是工程师在黑暗中寻求解决方案的途径。
  • KLA-Tencor推出五款用于7nm以下IC制造的图案成型控制 对于7纳米和5纳米设计节点,芯片制造商找到产品上叠对误差,线宽尺寸不均匀和易失效点(hotspots)的明确起因变得越来越困难......
  • 中国半导体设备产业正经历“四大挑战” 中国半导体设备的关键零部件受制于人:以光刻机为例,光刻机中的核心镜头部件主要来源于日本的 NIKON、德国的 Zessi,现实情况……
  • Imec联手ASML布局post-3nm微影技术 比利时研究机构Imec和微影设备制造商ASML计划成立一座联合研究实验室,共同探索在后3纳米(post-3nm)逻辑节点的纳米级组件制造蓝图。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告