广告

首款4D NAND发布:V5 512Gb TLC,今年Q4送样

时间:2018-08-09 作者:网络整理 阅读:
除了长江存储的最新3D NAND架构Xtacking外,Flash Memory Summit最引人注目的要数SK海力士带来的4D NAND Flash首发了,单Die容量惊人……

在美国举办的Flash Memory Summit(闪存技术峰会)首日结束后,亮点颇多。

日前据《电子工程专辑》报道,在Keynote环节,长江存储(Yangtze Memory Technology,YMTC)压轴出场,推出了其最新的3D NAND架构Xtacking,I/O接口的速度提升到了3Gbps,堪比DRAM DDR4 的I/O速度,吸引了外界的极大关注。

不过,倒数第二个出场的SK海力士(SK Hynix)带来的黑科技4D NAND无疑更抢眼球,因为t它们已经可以在Q4送样了。虽然之前三星、东芝/西部数据、美光/英特尔等已经宣布过96层/QLC新一代技术,但发布产品SK海力士是第一家。

目前SK海力士在NAND市场的全球份额排名第五,DRAM份额全球第二。

选对技术,可以少走弯路

首先是3D NAND的技术路线选择,SK海力士称,CTF(Charge Trap Flash,电荷捕获型)比Floating Gate(浮栅型)存储单元面积更小、速度更快、更耐用(P/E次数多)。
20180809-Sk-hynix-5.jpg
其实三星从2013年的第一代V-NAND 3D闪存就开始使用CTF了,东芝/西数(闪迪)的BiCS亦是如此。目前英特尔和美光是唯一两家采用浮栅技术的闪存制造商。这两家也计划在其新一代闪存进入市场后独立执行闪存开发工作。之后美光会采用自己的取代栅极技术(Replacement Gate),即简单的Charge Trap Flash技术的品牌重塑。换句话说,英特尔很快就会成为唯一采用浮栅技术的闪存制造商,不过这倒无所谓,毕竟他们有更厉害的3D Xpoint(基于相变内存,还一说是ReRAM磁阻式内存)。

全球首款4D闪存登场

接下来,SK海力士宣布推出了全球首款4D闪存。
20180809-sk-hynix.jpeg
从现场给出的技术演示来看,4D闪存和此前长江存储的Xtacking十分相似,只不过SK海力士称其结合了自身CTF设计与Periphery Under Cell(PUC)技术。简单来说,3D闪存由阵列和外围电路两个主要组件组成。与传统3D NAND相同,SK海力士的阵列是垂直堆叠的层用于存储数据,而外围电路排列在单元边缘。由电路控制阵列,但随着NAND层的增加,它就会消耗芯片空间,增加复杂性与尺寸大小,由此增加产品的最终成本。

20180809-Sk-hynix-1.jpg
为了解决这一问题,SK海力士的4D NAND采用了PUC设计,将外围电路放置在阵列之下而不是围绕,来提高存储密度,同时降低成本。然而,这与英特尔和美光首次推出第一代3D闪存设计相同,那边称之为“CMOS under Array”(CuA)。并且,三星也已经宣布其将来会转向CuA型设计,因此这绝不能算是新技术了。
20180809-Sk-hynix-6.jpg
参数方面,号称业内第一款4D闪存是V5 512Gb TLC,采用96层堆叠、I/O接口速度1.2Gbps(ONFi 4.1标准)、面积13平方毫米,今年第四季度出样。

BGA封装的可以做到1Tb(128GB),模组最大2TB,塞到2.5寸的U.2中更是可以做到64TB,2019年上半年出样。
20180809-Sk-hynix-2.jpg
此外,SK海力士还将基于V5 4D NAND技术推出QLC,也是采用96层堆叠,单Die容量1Tb,目的在于取代HDD,预计将在2019年下半年送样。
20180809-Sk-hynix-3.jpg
与采用72层堆叠的V4 3D TLC相比,采用96层堆叠的4D NAND面积减小30%、读速提升25%、写速提升30%,此外带宽和功率提升150%,产能提升20%。
20180809-Sk-hynix-4.jpg
SK海力士目前已经开始进行128层堆叠V6 4D闪存的研发,接下来将提高到2xx层,未来可达到500层堆叠。目前,SK海力士的3D NAND是72层堆叠,单die最大512Gb(64GB),96层QLC NAND的单颗die容量提高到1Tb,4D NAND技术的持续发展推动容量的不断升级,未来10年内可望出现10TB的BGA SSD。
20180809-Sk-hynix-7.jpg
SK海力士首款自有品牌企业级产品PE4010 NVMe SSD已于今年6月份出货给微软Azure服务器。2018年Q2这款产品也通过了腾讯的首次验证。

揭秘长江存储的3D NAND新架构

长江存储称,数据产生的能力和贮存能力的增长是严重不对等的,2020年左右将产生47ZB(泽字节,470万亿亿比特),2025会是162ZB。虽然多数数据可能是垃圾,但存储公司没有选择性,其唯一目标就是尽可能多地保存下来。


长江存储将NAND闪存的三大挑战划归为I/O接口速度、容量密度和上市时机,此次的Xtacking首要是提高I/O接口速度,且顺带保证了3D NAND多层堆叠可达到更高容量以及减少上市周期。


当前,NAND闪存主要沿用两种I/O接口标准,分别是Intel/索尼/SK海力士/群联/西数/美光主推的ONFi,去年12月发布的最新ONFi 4.1规范中,I/O接口速度最大1200MT/s(1.2Gbps)。


第二种标准是三星/东芝主推的Toggle DDR,I/O速度最高1.4Gbps。不过,大多数NAND供应商仅能供应1.0 Gbps或更低的I/O速度。

此次Xtacking技术与SK海力士的4D NAND其实有相似之处,只不过Xtacking技术是将外围电路置于存储单元之上,从而实现比传统3D NAND更高的存储密度。它是如何实现将I/O接口的速度提升到3Gbps,与DRAM DDR4 I/O速度相当的呢?

据长江存储CEO杨士宁博士介绍,Xtacking,可在一片晶圆上独立加工负责数据I/O及记忆单元操作的外围电路。存储单元同样也将在另一片晶圆上被独立加工。当两片晶圆各自完工后,Xtacking技术只需一个处理步骤就可通过数百万根金属VIA(Vertical Interconnect Accesses,垂直互联通道)将二者键合接通电路,而且只增加了有限的成本。
20180809-YMTC.jpg
官方称,传统3D NAND架构中,外围电路约占芯片面积的20~30%,降低了芯片的存储密度。随着3D NAND技术堆叠到128层甚至更高,外围电路可能会占到芯片整体面积的50%以上。Xtacking技术将外围电路置于存储单元之上,从而实现比传统3D NAND更高的存储密度(长江存储的64层密度仅比竞品96层低10~20%)。

在NAND获取到更高的I/O接口速度及更多的操作功能的同时,产品开发时间可缩短三个月,生产周期可缩短20%,从而大幅缩短3D NAND产品的上市时间。

长江存储称,已成功将Xtacking技术应用于其第二代3D NAND产品的开发。该产品预计于2019年进入量产,现场给出的最高工艺节点是14nm。

本文综合自中国闪存市场 、存储在线、快科技报道

qrcode_EETCwechat_120.jpg

关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
广告
相关新闻
广告
广告
广告
广告