广告

台积电EUV明年量产7+纳米,试产5纳米

时间:2018-10-09 作者:Rick Merritt 阅读:
台积电(TSMC)宣布投片采用EUV微影技术的首款7+纳米芯片,并将于明年4月风险试产5nm EUV工艺…
广告
ASPENCORE

台积电(TSMC)宣布投片采用部份极紫外光(EUV)微影技术的首款7+纳米(nm)芯片,并将于明年4月开始风险试产(risk production)采用完整EUV的5nm工艺。KBiEETC-电子工程专辑

根据台积电更新的数据显示,其先进工艺节点持续在面积和功率方面提升,但芯片速度无法再以其历史速度推进。为了弥补这一点,台积电更新其开发中用于加速芯片间互连的六种封装技术。KBiEETC-电子工程专辑

此外,台积电并与Cadence等4家业界伙伴合作,共同支持后段芯片设计的在线服务。支持者表示,基于云端的服务将缩短时间并扩大芯片设计工具的范围,有助于延展正面临摩尔定律(Moore’s Law)放缓的半导体产业。然而,他们也指出,云端设计仍处于需要设定和优化自定义平台的早期阶段。KBiEETC-电子工程专辑

在工艺技术方面,台积电宣布以N7+工艺节点投片客户芯片,该工艺节点采用可处理4层光罩的EUV。而其N5 EUV则可提高到处理多达14层光罩,并将在明年4月准备好进行风险试产。透过EUV技术可望减少先进设计所需的光罩数,从而降低成本。KBiEETC-电子工程专辑

而其竞争对手三星(Samsung)也加速在7nm节点上采用EUV。此外,根据分析师表示,英特尔(Intel)预计短期内还不会使用EUV,而格芯(Globalfoundries)则已在今年8月宣布暂缓7nm和EUV的研发投入。KBiEETC-电子工程专辑

台积电表示,根据采用Arm A72核心的测试,N5芯片将带来14.7%~17.7%的速度提升以及缩减1.8%~1.86%的占位面积。N7+工艺节点则可降低6~12%的功率和以及提升20%的密度。然而,台积电并未提到N7+的速度可提升多少。KBiEETC-电子工程专辑

目前,基于N5技术节点的芯片设计即日起启用,不过,大多数EDA工具至少要到今年11月后才能达到0.9版本的可用性。台积电的许多基础IP模块已经为N5准备就绪,但包括PCIe Gen 4和USB 3.1等部份规格可能要到明年6月才能到位。KBiEETC-电子工程专辑

N7+技术节点采用更紧密的金属线距,并包含一个有助于降低动态功率的单鳍库。明年4月还将推出汽车设计版本。台积电研究发展/设计暨技术平台副总经理侯永清表示,N7+提供了“与N7几乎相同的模拟性能”。KBiEETC-电子工程专辑

台积电表示,N7的晶体管密度比代工厂的40nm节点更高16.8倍。遗憾的是,更先进工艺带来的成本也在水涨船高。据消息来源之一指出,N5设计的总成本包括人工和IP授权费用约高达2亿至2.5亿美元,较目前7nm芯片所需要的1.5亿美元更大幅上涨。KBiEETC-电子工程专辑

平面工艺与封装技术布局

此外,台积电并提供两种平面22nm工艺。其目标在于与Globalfoundries和三星的FD-SOI工艺竞争。Globalfoundries于上个月底宣布其22nm FD-SOI的设计订单超过50项。KBiEETC-电子工程专辑

预计在今年年底之前,工程师就能采用台积电的22ULP和ULL工艺展开设计,这些工艺通常采用28nm设计规则,并支持0.8到0.9V。但部份可用于22nm节点的IP预计要到明年6月后才能到位,包括PCIe Gen 4、DDR4、LPDDR4、HDMI 2.1和USB 3.1区块等。KBiEETC-电子工程专辑

专用于高效能的22nm ULP版本速度提升高达10%,功耗降低20%,且比28 HPC+版本更低10%。ULL版本的目标在于为蓝牙芯片等设计提供最低功耗。预计到明年4月将会有一个支持1.05~0.54V电压的版本就绪,并为模拟电路实现优化。KBiEETC-电子工程专辑

针对封装技术,候永清并更新台积电的晶圆级扇出(Fan-Out)技术,特别是用于互连智能型手机应用处理器和内存的 2项整合扇出型(InFO)技术。KBiEETC-电子工程专辑

整合扇出型封装——InFO-on-Substrate是一种芯片优先工艺,在SoC和40nm SoC I/O间距之间采用2微米互连。65mm2芯片目前已可量产。InFO-Memory-on-Substrate则将在年底前投入量产,用于在完整的830mm2光罩上链接逻辑和典型的HBM内存。KBiEETC-电子工程专辑

台积电CoWoS的2.5D工艺则将在使用180~150微米的C4凸点间距缩小,预计在今年年底前达到130微米间距。台积电还将在明年4月将1.5倍光罩扩展到使用2倍光罩,以支持大型GPU和一些网络ASIC等设计。KBiEETC-电子工程专辑

而另一类型的整合芯片系统(System-on-Integrated-Chips;SoIC)则将在明年5月之前取得EDA的支持和代工认证。该设计途径是透过硅穿孔(TUV)连接间距小于10微米的凸块,用于链接彼此堆栈的一个或两个芯片。侯永清说:“这是提升性能和内存带宽的另一种方式。”KBiEETC-电子工程专辑

编译:Susan HongKBiEETC-电子工程专辑

qrcode_EETCwechat_120.jpgKBiEETC-电子工程专辑

关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”KBiEETC-电子工程专辑

ASPENCORE
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Rick Merritt
EE Times硅谷采访中心主任。Rick的工作地点位于圣何塞,他为EE Times撰写有关电子行业和工程专业的新闻和分析。 他关注Android,物联网,无线/网络和医疗设计行业。 他于1992年加入EE Times,担任香港记者,并担任EE Times和OEM Magazine的主编。
  • 新式3D互连是否能更完美堆叠DRAM? 美国半导体IP公司Xperi公布其可为DRAM提供一种更理想的堆叠方法——DBI Ultra 2.5D/3D互连,可制造8、12甚至16层芯片封装,因而拥有延伸超越摩尔定律的潜力……
  • 从默克在上海的投资,看疫情对半导体材料行业的影响 事实上,从我们今年上半年对电子科技领域上下游诸多市场参与者的走访和调研来看,新冠病毒的出现虽然对交通出行等应用领域造成了重创,但也为电子科技行业创造了一些新的市场增长点,典型如IT设备的出货量、销售额增加。
  • KLA推电子束缺陷检测系统,提高EUV工艺良品率 KLA公司宣布推出eSL10™电子束图案化晶圆缺陷检查系统。该系统具有独特的检测能力,能够检测出常规光学或其他电子束检测平台无法捕获的缺陷,从而加速了高性能逻辑和存储芯片的上市时间(包括那些依赖于极端紫外线(EUV)光刻技术的芯片)。
  • 当“优化衬底”遇见汽车创新,这一手好牌该怎么打? 2020财年,得益于智能手机、物联网、边缘计算、汽车、数据中心等市场的快速发展,Soitec实现销售收入6亿欧元,是过去三年销售额的2.5倍,年增长率高达28%。而最值得关注的,是Soitec在SOI之外的相关领域,也取得了突破性的进展。
  • 笙科推出具DSSS展频功能2.4GHz无线收发芯片- A7157 A7157支持FSK与DSSS调变操作方式,在FSK模式下,A7157是一颗可高速(4Mbps)调变的射频收发芯片,操作完全兼容于A7190与A7196,最大PA可至17Bm, MCU透过SPI接口即可驱动A7157,包含RF操作模式以及存取内建的512 Bytes TXFIFO 与RXFIFO。
  • 氮化镓(GaN)技术及其在快充充电器和5G基站应用中的设 本文将谈到氮化镓的特性、工艺技术发展,以及在快充充电器和5G基站及通信应用的设计方案,包括直播PPT、设计案例和分析文章......
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了