广告

3D IC将为芯片行业带来下一桶金?

时间:2018-11-01 作者:John Ferguson,Mentor Calibre DRC应用营销总监 阅读:
在3D IC领域中发生的变化可能只是IC产业重大转折点的开始…
EETC https://www.eet-china.com

 最终改变我们日常生活方式的转折点可能难以预测(图1)。例如,BlackBerry个人数字助理(PDA)的出现,由于将传统桌面应用程序移植到可塞进口袋中的全天候移动设备,从此改变了商务通讯。苹果(Apple)智能手机iPhone挟其创新的App Store进入市场,透过让第三方开发可执行于手机上的各种应用程序(App),创造出全新的产业。EnCEETC-电子工程专辑

同样地,Uber和Lyft的商业模式,取代了长久以来的出租车出租业务,而像Netflix和Pandora等公司则彻底改革了为消费者提供视频和音乐的方式和客制化。从自拍到来自全球各地的活动实时视频,手机摄影机也让我们观看这世界的方式发生改变。EnCEETC-电子工程专辑

fig1_3DIC-min.jpgEnCEETC-电子工程专辑

创新技术以令人意想不到的方式改变商业模式和社会实践EnCEETC-电子工程专辑

IC设计市场中是否能看到类似的转变?3D IC市场如今发展到哪里了?还必须克服哪些技术挑战?3D IC的成功如何为半导体产业带来新商业模式?EnCEETC-电子工程专辑

当代3D IC的生产

系统单芯片(SoC)设计基础架构一直是IC产业的经典。因此,从SoC生产转向多芯片策略,成为让大多数公司望而生畏的一大挑战,因为他们长期依赖且熟悉支持SoC设计流程的现有庞大基础架构。SoC的设计和验证流程业已建立,而且也已经被设计师使用了数十年。针对某个工艺节点,代工厂提供了一套设计规则,SoC设计人员必须严格遵循这些规则,以确保代工厂正确地制造SoC。电子设计自动化(EDA)公司开发自动化流程,用于协助设计人员分析SoC设计,以进行实体验证、连接性检查、寄生组件参数撷取,以及布局后硬件仿真等。EnCEETC-电子工程专辑

相较于在工艺设计套件(PDK)和自动化EDA流程中提供既有且经验证的SoC基础设施,目前还没有为多芯片工艺提供类似的标准化产业安全网络。大多数的封装设计仍由委外组装与测试(OSAT)公司手动组装。除了描述预期设计规则的文本文档案之外,封装设计和验证流程通常几乎少有封装设计附带形式签核要求。因此,用于封装设计和验证的EDA工具功能通常也更加简单。如果少了支持和验证的自动化设计流程协助,许多传统的SoC设计公司应该都不愿意将3D IC市场视为可行的商业选择吧!EnCEETC-电子工程专辑

正在发生哪些变化?

以早期硅中介层的设计来看,3D IC设计相对复杂、成本高且风险大,因为它们需要多级测试(晶圆、芯片、中介层、组件),出问题的风险很高。随着扇出晶圆级封装(FOWLP)等封装技术出现且日益普及,成本开始急剧下降。封装设计和验证过程至今仍然很复杂,但已经能获利了。EnCEETC-电子工程专辑

此外,业者现在可以“混搭”现有的芯片IP到单一封装中,而不必为特定工艺从头开始设计(或重新设计)每个组件。这样就有可能进一步在专用组件层传播设计,甚至封装设计本身。例如,如果传统的硬IP市场以预先表征和布局区块资料的形式加进SoC,并扩展至为特定代工工艺设计实际芯片,或甚至是直接用于较大型多芯片封装的硅芯片,那么又会产生什么影响?EnCEETC-电子工程专辑

迈向成功的挑战

挑战之一仍然在于风险。业者对于不断成长中的3D IC市场潜力很感兴趣,但对于切入3D IC业务却犹豫不决,因为他们并不熟悉这些业务或缺乏专业知识技术,而且几乎不存在或很少有标准化的支持。EnCEETC-电子工程专辑

由于3D IC布局制造发生在“晶圆级”,因此结合光罩产生的工艺,就相当于SoC制造流程。为了确保代工厂或OSAT公司可以制造这些光罩,设计人员必须在多个组件的3D布局上执行签核实体验证。但直到最近,“签核”(signoff) 3D IC验证的流程或工具并不存在。EnCEETC-电子工程专辑

为了提高市场成功的可能性,设计人员还需要一些方法来验证3D连接性。验证可确保所有组件按预期连接,并确保讯号时序和功率符合设计规范。现有的商业连接验证解决方案无法满足3D IC对于连接能力的要求。EnCEETC-电子工程专辑

可测试设计(DFT)策略是另一个要考虑的因素。如果组装好的封装出现故障形,您如何追溯到导致故障的根本原因?设计人员需要能够从物理和逻辑层面全方位检查连接的工具和流程,以便找出并分析来源问题。EnCEETC-电子工程专辑

新的封装验证技术

针对多芯片工艺,我们目前看到代工厂和OSAT公司开发并提供了3D IC封装设计套件(PDK)组件。此外,还有组装级设计套件(ADK),一开始通常用于签核实体验证和连接验证(图2)。实体验证可经由设计规则检查(DRC)确保封装的所有组件都以满足所有制造要求的方式布置。连接性验证至少包括布局与原理图(LVS)检查、寄生参数撷取以及布局后硬件仿真。随着3D IC市场扩展,还可以为ADK添加额外的验证功能,例如热和/或压力签核解决方案等。EnCEETC-电子工程专辑

fig2_3DIC-min.jpgEnCEETC-电子工程专辑

封装验证必须包括实体和连接性检查EnCEETC-电子工程专辑

封装设计人员还必须为其设计工具提供经过验证的技术文件,就像当今IC领域中的布局与布线(P&R)和客制设计工具一样。这些档案的关键在于分层映像。封装设计中的每个元素都必须映像到正确分配的制造层,以确保DRC和电路验证技术正常运作。EnCEETC-电子工程专辑

这些ADK的存在还使得EDA公司能够开发工具和自动化工艺流程,以便协助封装设计人员更快速、更准确地验证高密度的先进封装。为了在整个产业创造真正的价值,所有工艺都必须独立于进行组装的任何特定设计工具,并且必须由封装组装或OSAT公司进行验证。EnCEETC-电子工程专辑

封装市场带来新商机

除了支持自动化设计流程,ADK还能满足更大的目标——为3D IC打造全新市场模式的潜在商机。EnCEETC-电子工程专辑

在SoC市场中,代工厂和第三方为SoC提供预先验证和预先表征的IP。SoC设计人员根据设计要求将这些IP整合于其设计中,以及100%的信心IP将按照SoC的规定工作。EnCEETC-电子工程专辑

设计多芯片封装的公司目前无法获得类似的预验证组件——他们必须在内部开发每一个组件。在组装封装组件时,他们无法取得任何帮助或性能的担保,而且也必须自行承担在工艺的任何阶段发生错误的风险。EnCEETC-电子工程专辑

如果我们将多芯片组装中的每个组件视为具有一组专用功能的“小芯片”(chiplet),那么就可以为这些小芯片开启更多来源的可能性。然而,最大的问题之一是如何弥合IC设计和封装设计流程之间的当前差距。如果我们将单个SoC中原有的组件分解为单个磊晶,将它结合至3D IC封装(图3)中,该3D IC封装中的组件可能由不同的公司设计,我们如何确保最终的封装设计能正常运作?EnCEETC-电子工程专辑

fig3_3DIC-min.jpgEnCEETC-电子工程专辑

IC封装可以使用各种配置,以及由不同供应商设计的多种组件EnCEETC-电子工程专辑

ADK能够排除大部份的风险,从而推动多芯片封装。事实上,3D IC组件的概念已经以现成可用的动态随机存取内存(DRAM)形式,存在一段时间了。封装设计人员目前可以从专门设计DRAM的设计公司购买到最符合其需求的DRAM。同样地,凭借着对于ADK的信心,封装设计公司理论上也可以将所有的小芯片设计外包给具有特定功能专业的第三方公司。另一方面,这又使得封装设计人员能够更专注于更高层次的封装设计,直接将具有已知和可信赖功能的芯片整合到设计中。EnCEETC-电子工程专辑

透过ADK,封装设计人员还可以确认所有芯片都按其制造商认可的方式整合于封装环境,并提供实现市场成功所需的预期性能。为组件和封装设计人员提供这一支持力度可望降低故障的风险,有助于增加2.5/3D封装的使用,并促进产业的发展。这种外包业务模式大致上符合汽车、航天、医疗和智能城市等产业的系统公司目前已在发展的方向。他们并不会以单一封装销售芯片,而是以解决方案的形式销售,其中可能包括来自不同供应来源整合至单一组件的许多芯片。EnCEETC-电子工程专辑

迎向未来的挑战

尽管如此,当我们朝着封装产业的新模式迈进时,还有一些问题需要思考。最值得注意的是,芯片设计师或制造商如何确保其组件在封装中的性能和可靠性?相较于针对特定代工工艺的IP可在代工厂的协助下进行验证,芯片则必须在独立环境下进行验证,以确保在选择适于加进封装中的芯片时,也能够准确地考虑到它对性能和功率的电气影响。然而,一旦供应商成功地设计和制造了芯片,他们就会根据已知合格芯片(KGD)直接进行测试和销售。EnCEETC-电子工程专辑

而在此等式的另一边是如何验证由KGD组成的组装实际上可在完全组装的环境中运作。这是在DFT领域中需要采用新方法之处。我们知道如何为SoC设计测试,但如何在封装级进行设计测试,甚至在芯片级详细进行检查?我们可能需要芯片供应商之间达成某种程度的协议,其中包括基于特定标准的测试。EnCEETC-电子工程专辑

虽然还有工作尚待完成,但我们似乎正处于3D IC设计领域中真正令人兴奋位置。想想看,以一支专注于特定机顶盒(STB)设计的芯片设计团队为例,如果完成的芯片无法与其他STB中使用的对手芯片竞争,那么他们投入的时间、精力和资源可说是浪费掉了。相反地,如果他们专注于设计可以整合到许多信息娱乐系统中的芯片(图4),就能明显地开辟更多潜在市场!现在,他们还有机会开辟选择性的利基市场,不仅能降低风险、扩大整体市场,还可让他们更有效率地竞争。EnCEETC-电子工程专辑

fig4_3DIC-min.jpgEnCEETC-电子工程专辑

根据目标市场的需求,将芯片整合至各种IC封装中EnCEETC-电子工程专辑

在3D IC领域中发生的变化可能只是IC产业重大转折点的开始。透过打造让IC设计公司能够支持新业务模式的工具和工艺,提供经验证的芯片组件以包含于3D IC封装中,为半导体产业开启了新市场策略的可能性,从而推动3D IC市场进一步创新与扩展。EnCEETC-电子工程专辑

编译:Susan Hong, EET TaiwanEnCEETC-电子工程专辑
 EnCEETC-电子工程专辑

qrcode_EETCwechat_120.jpgEnCEETC-电子工程专辑

关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”EnCEETC-电子工程专辑

EETC https://www.eet-china.com
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 长江存储年底量产64层3D NAND产品,明年或影响NAND Flas 作为NAND Flash发展主力的长江存储今年底前将依照进程正式量产64层Xtacking 3D NAND产品。随着长江存储2020年产能逐步扩大,全球NAND Flash市场供给与价格将受到冲击。
  • NIWEEK 2019大看点:虚拟工厂/小型卫星发射/认知雷达/超 传感已经无处不在,世界上部署的传感器正在接近1万亿个,连接设备也在接近300亿台。机器学习也已经不再只是个流行词,而是已应用到许多领域。这些所有加在一起,使我们面临从未有过的巨大挑战。那么这对大家意味着什么?也就是我们每个人都在参与5G、自动驾驶汽车、工业4.0或商业太空旅行的竞赛。
  • 国内晶圆厂建设究竟有多热?盘点国内十家晶圆厂的最新进 全球都在关闭晶圆厂,而我国大陆却在疯狂建设。然而宣布建设的晶圆厂有多少能真正建成?芯谋创始人顾文军曾发微博评论:“现在大陆多少12吋Foundry了!这下真热闹!两年后会有多少人哭成一片!”我们来盘点一下国内十家晶圆厂最新进展,究竟是“几家欢喜,几家忧”呢?
  • ASML商业窃密案胜诉:XTAL赔偿57亿 三星躺枪 加州圣克拉拉市法院判决XTAL窃取ASML商业机密一案,ASML获得胜诉。加州高等法院判给ASML 8.45亿美元(约合57.4亿人民币)赔偿及临时禁制令,并接手已破产的XTAL的大部分知识产权。
  • SSD主控芯片CP测试遇到的问题和解决办法 SSD主控芯片通常相对一般SoC芯片有更大的I/O数量和电源功耗,由于CP 测试探针卡的局限性,导致在大生产过程中会出现很多异常的问题。本文以某品牌的SSD控制器为例,介绍了针对CP测试过程中一些常见问题的最优解决方案……
  • 新一代检测工具协助克服先进封装挑战 当在单一封装中整合了多个芯片时,所面临的挑战是同时保证高产量和低封装成本;当封装中的任何一个芯片发生故障,都会导致整个封装失效。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告