广告

台积电N7+工艺节点明年量产

时间:2018-11-21 作者:Rick Merritt 阅读:
台积电宣布投片采用部分极紫外光刻技术的首款N7+工艺节点芯片,并将于明年4月开始风险试产采用完整EUV的5nm工艺。

 台积电(TSMC)宣布投片采用部分极紫外光刻(EUV)技术的首款N7+工艺节点芯片,并将于明年4月开始风险试产(risk production)采用完整EUV的5nm工艺。G7gEETC-电子工程专辑

根据台积电更新的数据显示,其先进工艺节点持续在面积和功率方面提升,但芯片速度无法再以其历史速度推进。为了弥补这一点,台积电更新其开发中用于加速芯片间互连的六种封装技术。G7gEETC-电子工程专辑

此外,台积电与Cadence等4家业界伙伴合作,共同支持后段芯片设计的在线服务。支持者表示,基于云端的服务将缩短时间并扩大芯片设计工具的范围,有助于拓展正面临摩尔定律(Moore’s Law)放缓的半导体产业。然而,他们也指出,云端设计仍处于需要设定和优化自定义平台的早期阶段。G7gEETC-电子工程专辑

在工艺技术方面,台积电宣布以N7+工艺节点投片客户芯片,该工艺节点采用可处理4层掩膜的EUV。而其N5 EUV则可提高到处理多达14层掩膜,并将在明年4月准备好进行风险试产。通过EUV技术可望减少先进设计所需的掩膜数,从而降低成本。G7gEETC-电子工程专辑

而其竞争对手三星(Samsung)也加速在7nm节点上采用EUV。此外,根据分析师表示,英特尔预计短期内还不会使用EUV,而Globalfoundries则已在今年8月宣布暂缓7nm和EUV的研发投入。G7gEETC-电子工程专辑

台积电表示,根据采用Arm A72核心的测试,N5芯片将带来14.7%~17.7%的速度提升,以及缩减1.8%~1.86%的占位面积。N7+工艺节点则可降低6%~12%的功率和以及提升20%的密度。然而,台积电并未提到N7+的速度可提升多少。G7gEETC-电子工程专辑

目前,基于N5技术节点的芯片设计已经启用,不过,大多数EDA工具至少要到今年11月后才能达到0.9版本的可用性。台积电的许多基础IP模块已经为N5准备就绪,但包括PCIe Gen 4和USB 3.1等部分规格可能要到明年6月才能到位。G7gEETC-电子工程专辑

N7+技术节点采用更紧密的金属线距,并包含一个有助于降低动态功率的单鳍库。明年4月还将推出汽车设计版本。台积电研究发展/设计兼技术平台副总经理侯永清表示,N7+提供了“与N7几乎相同的模拟性能”。G7gEETC-电子工程专辑

台积电表示,N7的晶体管密度比代工厂的40nm节点更高16.8倍。遗憾的是,更先进工艺带来的成本也在水涨船高。据消息来源之一指出,N5设计的总成本包括人工和IP授权费用约高达2亿至2.5亿美元,较目前7nm芯片所需要的1.5亿美元更大幅上涨。G7gEETC-电子工程专辑

平面工艺与封装技术布局

此外,台积电提供两种平面22nm工艺。其目标在于与Globalfoundries和三星的FD-SOI工艺竞争。Globalfoundries于上个月底宣布其22nm FD-SOI的设计订单超过50项。G7gEETC-电子工程专辑

预计在今年年底之前,工程师就能采用台积电的22ULP和ULL工艺展开设计,这些工艺通常采用28nm设计规则,并支持0.8到0.9V。但部分可用于22nm节点的IP预计要到明年6月后才能到位,包括PCIe Gen 4、DDR4、LPDDR4、HDMI 2.1和USB 3.1区块等。G7gEETC-电子工程专辑

专用于高效能的22nm ULP版本速度提升高达10%,功耗降低20%,且比28 HPC+版本更低10%。ULL版本的目标在于为蓝牙芯片等设计提供最低功耗。预计到明年4月将会有一个支持1.05~0.54V电压的版本就绪,并为模拟电路实现优化。G7gEETC-电子工程专辑

针对封装技术,候永清更新了台积电的晶圆级扇出(Fan-Out)技术,特别是用于互连智能手机应用处理器和内存的 2项整合扇出型(InFO)技术。G7gEETC-电子工程专辑

整合扇出型封装——InFO-on-Substrate是一种芯片优先工艺,在SoC和40nm SoC I/O间距之间采用2微米互连。65mm2芯片目前已可量产。InFO-Memory-on-Substrate则将在年底前投入量产,用于在完整的830mm2中间掩膜上链接逻辑和典型的HBM内存。G7gEETC-电子工程专辑

台积电CoWoS的2.5D工艺则将在使用180~150微米的C4凸点间距缩小,预计在今年年底前达到130微米间距。台积电还将在明年4月将1.5倍中间掩膜扩展到使用2倍中间掩膜,以支持大型GPU和一些网络ASIC等设计。G7gEETC-电子工程专辑

而另一类型的整合芯片系统(System-on-Integrated-Chips;SoIC)则将在明年5月之前取得EDA的支持和代工认证。该设计途径是通过硅穿孔(TUV)连接间距小于10微米的凸块,用于链接彼此堆栈的一个或两个芯片。侯永清说:“这是提升性能和内存带宽的另一种方式。”G7gEETC-电子工程专辑

 本文同步刊登于《电子工程专辑》杂志11月刊G7gEETC-电子工程专辑

qrcode_EETCwechat_120.jpgG7gEETC-电子工程专辑

关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”G7gEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Rick Merritt
EE Times硅谷采访中心主任。Rick的工作地点位于圣何塞,他为EE Times撰写有关电子行业和工程专业的新闻和分析。 他关注Android,物联网,无线/网络和医疗设计行业。 他于1992年加入EE Times,担任香港记者,并担任EE Times和OEM Magazine的主编。
您可能感兴趣的文章
  • 扩产14nm+、备战10nm和7nm,英特尔CPU缺货问题或逐季舒 2018年由于英特尔14nm产能不足,导致NB处理器芯片供不应求、10nm工艺迟迟无法量产,加上竞争者在技术及市场上的威胁,使英特尔备受考验。
  • 三星计划2021年推出GAA技术3纳米工艺,超越台积电、英特 在先进工艺的发展,台积电与三星一直有着激烈的竞争,虽然台积电已经宣布将在 2020 年正式量产 5 纳米工艺,不过三星也不甘示弱,预计透过新技术的研发,在 2021 年推出 3 纳米工艺的产品。根据三星表示,其将推出的 3 纳米工艺产品将比当前的 7 纳米工艺产品效能提升 35%,能耗也再降低 50%,且芯片的面积也再减少 45%。
  • 台积电通过新台币1217.81亿元资本预算 台积电预定今年度资本支出金额约100亿美元至110亿美元,其中80%经费将用于3纳米、5纳米及7纳米先进工艺技术。另外有10%经费用于先进封装与光罩,10%经费用于特殊工艺。
  • 2019年电子产业链资源对接大会的10大看点 为什么Aspencore要举办资源对接大会?优化企业供应链已经刻不容缓,寻找市场商机和开拓更大更好销售渠道更是刚需,而最为关键的还是要特别留意那些可能颠覆当前公司竞争格局的新技术、新方案、新产品,以最大程度地降低企业经营风险。总之一句话,帮助中国电子产业链上的企业解决这些痛点问题是本届资源对接大会的策划初衷......
  • 英特尔2022年前不会提供10nm台式计算机CPU 有一份标榜是英特尔CPU产品发展蓝图数据,该数据显示英特尔在2022年之前不会提供10 nmPC端 CPU…
  • 突破性的新制造技术在CMOS中构建MEMS,并打破MEMS收缩屏 现今的MEMS设备内包括一个在硅片上形成传感器的运动部件,以及另一个含有控制电路的芯片。第二个芯片很容易使用标准的CMOS工艺制造,但是第一个芯片,内部有微小的移动机械部件,是需要专有工艺处理的部件,是阻止生产量快速增加的限制因素。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告