向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

从聆听到思考,Cadence DSP双星闪耀亮出智能“DNA”

时间:2018-11-28 作者:邵乐峰 阅读:
按照Cadence的命名规则,DNA是深度神经网络加速器(Deep Neural-network Accelerator)的简称。但其实对更多的人来说,DNA是生命的符号,它在让我们每个人独一无二的同时,又将我们与地球上的其他人类联系在一起。那么,Tensilica DNA100处理器,会不会也具备类似的属性?

 在1年前推出的首款神经网络处理器Vision C5 DSP基础上,Cadence日前再接再厉,推出了性能更强、拓展性能更好的处理器产品—Tensilica DNA100。根据Cadence公司IP事业部Tensilica资深产品总监Lazaar Louis的描述,较其他采用相似阵列尺寸大小的乘法累加运算(MAC)解决方案,DNA 100处理器性能提升达4.7倍,每瓦特性能提升高达2.3倍。XYgEETC-电子工程专辑

20181128-cadence-1.jpgXYgEETC-电子工程专辑
Tensilica DNA100处理器结构框图XYgEETC-电子工程专辑

按照Cadence的命名规则,DNA是深度神经网络加速器(Deep Neural-network Accelerator)的简称。但其实对更多的人来说,DNA是生命的符号,它在让我们每个人独一无二的同时,又将我们与地球上的其他人类联系在一起。那么,Tensilica DNA100处理器,会不会也具备类似的属性?XYgEETC-电子工程专辑

当前,大多数的AI推理发生在云端,以智能语音助手、旅行助手、导航助手等应用最具代表性。但Lazaar Louis认为,如果从更低的延时性、更好的连接性和保护用户隐私的角度考虑,在终端侧完成这一过程将更为合理,即所谓的“终端侧智能”。这一趋势目前在自动驾驶汽车(AV)、ADAS、监视、机器人、无人机、增强现实(AR)/虚拟现实(VR)、智能手机、智能家居和物联网等多个应用领域中已经得到了明显的体现。XYgEETC-电子工程专辑

但在上述应用中,神经网络推理需求涉及不同量级的人工智能处理和多种神经网络类型,对处理器性能的需求也从0.5到数百TMAC不等,如何设计出设备端AI推理所需的高性能和高能效产品,是摆在Lazaar Louis面前的难题之一。XYgEETC-电子工程专辑

“稀疏计算引擎是Tensilica DNA100处理器创新的关键所在。”Lazaar Louis说,神经网络的特征在于权重和激活函数的固有稀疏度,加载和乘以零会造成其他处理器不必要的MAC消耗。DNA 100处理器的专属硬件计算引擎移除了上述两项任务,利用稀疏度提高能效并降低计算量。神经网络再训练有助于提高网络的稀疏度,并通过DNA 100处理器的稀疏计算引擎实现最高性能。作为例证,4K MAC配置环境下,ResNet 50推理性能预计能实现每秒高达2550帧(fps)和3.4TMAC/W(16nm工艺)。XYgEETC-电子工程专辑

20181128-cadence-2.jpg20181128-cadence-2.jpgXYgEETC-电子工程专辑

 XYgEETC-电子工程专辑

DNA 100处理器配备完整的AI软件平台,兼容最新版本的Tensilica神经网络编译器(Tensilica Neural Network Compiler),支持Caffe、TensorFlow、TensorFlow Lite及包括卷积和循环网络在内的广泛神经网络等高级AI框架。Tensilica神经网络编译器利用全面优化的神经网络库函数,将任意神经网络映射为可执行且高度优化的高性能代码。因此,DNA 100处理器为不同网络类型提供了强大的软件生态系统支持,包括分类、对象检测、分割、重复和回归。DNA 100处理器还支持安卓神经网络(ANN)API,可用于安卓设备端的AI推理。XYgEETC-电子工程专辑

20181128-cadence-3.jpgXYgEETC-电子工程专辑
DNA 100处理器AI软件平台XYgEETC-电子工程专辑

DNA 100处理器可以在所有神经网络层运行,包括卷积、完全连接、LSTM、LRN和池化。单个DNA 100处理器可以轻松从0.5扩展到12有效TMAC;并可以通过堆叠多个DNA 100处理器,实现数百TMAC,适用于最计算密集型设备端的神经网络应用。DNA 100处理器还集成了Tensilica DSP,以适应DNA 100处理器内部硬件引擎当前不支持的新神经网络层;同时使用Tensilica指令扩展(TIE)指令集实现Tensilica Xtensa核心的可扩展性和可编程性。由于DNA 100处理器拥有独立的直接存储器访问(DMA),因此无需新增控制器即可运行其他控制代码。XYgEETC-电子工程专辑

与DNA 100处理器同时发布的,是面向音频和语音处理的Tensilica HiFi 5 DSP,这也是首款为高性能远场处理和人工智能语音识别处理量身优化的IP核。对比HiFi 4 DSP,第五代HiFi DSP的音频处理性能提高2倍,神经网络(NN)处理性能提高4倍。XYgEETC-电子工程专辑

20181128-cadence-4.jpgXYgEETC-电子工程专辑
XYgEETC-电子工程专辑
Tensilica HiFi 5 DSP结构框图XYgEETC-电子工程专辑

Cadence公司IP事业部Tensilica技术营销总监Yipeng Liu对记者表示,随着数字家庭助手普及度的快速上升,语音控制用户界面已经成为厂商开发创新消费产品的重要考量。高级DSP算法正在不断革新,消除噪音,从复杂环境分离并提取说话者的语音,以提高识别准确率。为此,更好的处理能力和能效必不可少。同时,因为延时,隐私保护和网络可用性等原因,基于神经网络的语音识别算法需要更多任务在本地运行,而非云端。XYgEETC-电子工程专辑

HiFi 5 DSP采用5个超长指令字(VLIW)插槽架构,支持每循环发出2个128-bit负载,完全兼容HiFi产品线拥有的超过300个为HiFi优化的音频语音编解码器以及语音增强软件包。对比HiFi 4 DSP,HiFi 5 DSP支持每周期8个32x32-bit MACs或16个16x16-bit MACs,可选每周期8个单精度浮点MACs,使得预处理和后处理的MAC性能提高2倍。神经网络处理MAC性能方面,HiFi 5支持每周期32个16x8或16x4 MACs,可选每周期16个半精度浮点MACs,从而将性能提高4倍。此外,全新的HiFi神经网络库为神经网络处理(特别是语音任务)提供专门优化的库函数,可以与主流机器学习框架轻松集成。XYgEETC-电子工程专辑

20181128-cadence-5.jpgXYgEETC-电子工程专辑
HiFi 5 DSP VS HiFi 4 DSPXYgEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
邵乐峰
ASPENCORE 中国区首席分析师。
您可能感兴趣的文章
  • 拆解iPhone 11/Apple Watch 5:有哪些古怪但明智的设计? 经过拆解分析专家System Plus的帮助,我们发现了Apple为新款iPhone与Apple Watch做出了几个古怪但是明智的设计选择...
  • 实现异构集成需要chiplet接口标准、新的EDA设计工具和 随着摩尔定律逐渐接近物理极限,最近几年异构集成(HI)的概念越来越受到学术研究人员、半导体公司甚至政府机构的关注。所谓异构集成,就是在同一个3D系统级封装(SiP)中,将不同工艺制造的硅和非硅器件集成到一个更高级别的系统。
  • Achronix加入台积电半导体知识产权(IP)联盟计划 基于现场可编程门阵列(FPGA)的硬件加速器件和高性能嵌入式FPGA(eFPGA)半导体知识产权(IP)企业Achronix半导体公司(Achronix Semiconductor Corporation)宣布已加入台积电IP联盟计划,该计划是台积电开放创新平台(OIP)的关键组成部分。
  • 芯片设计需善用IP资源:省人力、免验证、高规格、快流程 半导体设计及验证一般要一年以上,投片成本极高,不容闪失。设计专业需长期累积,若能善用已经投片验证的IP进行迭代设计,可大幅节省人力、降低风险、提高质量,并可加快研发流程,进而抢占市场先机,提高公司竞争力和盈利能力。然而若内部没有足够的IP,就需要向外寻求资源,首先要看的就是IP供应商的“专家技术支持”和“最新工艺技术支持”能力,以及IP成功案例。
  • 芯粒时代来临,先进封装将延缓摩尔定律 好比扑克游戏,“掼蛋”是在原有的扑克游戏 “跑得快”和“八十分”基础上发展演化而来,掼蛋的最大魅力在于牌际组合间的变数,新手往往先把牌配死,并拟好出牌计划,然后守株待兔,这是初级阶段的呆板打法,完美的静态组合加上动态变化才是取胜之道。 芯粒模式就是一个新牌局,芯粒模式及其商业化还在探索中,商业模式创新可能会带来新的出路。
  • 印度IC产业的春天终于来了? 出身跨国半导体大厂的印度“校友”们纷纷在家乡创办自己的IC事业,这是否意味着印度有可能出现下一个硅谷?
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告